nFET 848可形成NMOS半导体器件。NMOS半导体器件和PMOS半导体器件可形成CMOS器件。
[0082]图9解说了用于制造包括带有具有不同有效鳍高度的鳍的FinFET的CMOS器件的过程900的另一特定实施例。过程900可将不同类型的离子注入物注入到不同鳍中。
[0083]在第一处理阶段902，可按照与图7的制造过程700中描述的方式类似的方式在图1的基板102的表面上形成第一特定鳍910、第二特定鳍912、第三特定鳍914、和第四特定鳍916。在第二处理阶段904，可形成第一光阻掩模918，以使得第三特定鳍914和第四特定鳍916被暴露。P型离子注入物920可(例如，经由低能量注入横向分散掺杂)被注入到第三特定鳍914和第四特定鳍916中的第一深度。
[0084]在第三处理阶段906，可移除第一光阻掩模918 (例如，使用灰化和湿法清洁)。可形成第二光阻掩模922，以使得第一特定鳍910和第二特定鳍912被暴露。N型离子注入物924可(例如，经由低能量注入横向分散掺杂)被注入到第一特定鳍910和第二特定鳍912中的第一深度。在第四处理阶段908，可移除第二光阻掩模922 (例如，使用灰化和湿法清洁工艺)。可按照与图7的制造过程700中描述的方式类似的方式来形成包括第一特定鳍910的第一特定FinFET 926、包括第二特定鳍912的第二特定FinFET 928、包括第三特定鳍914的第三特定FinFET 930、和包括第四特定鳍916的第四特定FinFET 932。第一特定FinFET 926和第二特定FinFET 928可形成PMOS半导体器件。第三特定FinFET 930和第四特定FinFET 932可形成NMOS半导体器件。NMOS半导体器件和PMOS半导体器件可形成CMOS器件。
[0085]图10是解说制造包括带有具有不同有效鳍高度的鳍的FinFET的鳍式半导体器件的方法1000的特定实施例的流程图。方法1000包括在1002，形成从基板延伸出的鳍。该鳍包括具有第一掺杂浓度的第一区域和具有第二掺杂浓度的第二区域。第一掺杂浓度大于第二掺杂浓度。例如，参照图1，第一 FinFET 104可包括第一鳍110和第一栅极112。第一鳍110可包括第一区域114和第二区域116。第一区域114可具有比第二区域116高的掺杂浓度。在特定实施例中，方法1000还包括在1004，形成从基板延伸出的第二鳍。第二鳍包括具有第一掺杂浓度的第三区域和具有第二掺杂浓度的第四区域。例如，参照图1，第二鳍120可包括第三区域124和第四区域。第三区域124和第一区域114可具有相同的掺杂浓度。第四区域126和第二区域116可具有相同的掺杂浓度。
[0086]在特定实施例中，方法1000进一步包括在1006，将第一离子注入物注入到基板中的第一特定深度。例如，参照图2，第一离子注入物212可使用第一注入能量水平被注入到基板102中的第一特定深度。在特定实施例中，方法1000进一步包括在1008，将第二离子注入物注入到基板中的第二特定深度。第一特定深度不同于第二特定深度。第一区域包括至少一种第一离子注入物。第三区域包括至少一种第二离子注入物。例如，参照图2，第二离子注入物216可使用第二注入能量水平被注入到基板102中的第二特定深度。第一特定深度可不同于第二特定深度。至少一种第一离子注入物212形成第一区域114，且至少一种第二离子注入物216形成第三区域124。
[0087]在特定实施例中，方法1000进一步包括在1010，将第二离子注入物注入到基板中的第二特定深度。第一区域包括至少一种第一离子注入物，且第三区域包括至少一种第一离子注入物和至少一种第二离子注入物。例如，参照图6，附加离子注入物626可被注入到第二深度，以使得至少一种附加离子注入物626被注入到第二垫氧化层620的区域628中且至少一种附加离子注入物626被注入到第一外延层618的区域630中。第一高掺杂区域642可包括区域616的该部分，而第三高掺杂区域650可包括区域616的至少该部分和区域630的至少该部分。在特定实施例中，方法1000进一步包括在1012，在基板上形成氧化层。在包括该鳍的鳍式半导体器件的源极和漏极形成之前，该氧化层的掺杂浓度小于第一掺杂浓度。例如，可在基板102上形成STI氧化层108。在鳍式半导体器件100的源极和漏极形成之前，STI氧化层108可具有小于第一掺杂浓度(1016?10 18/Cm3)的掺杂浓度。
[0088]由此，方法1000可以使得能够制造具有可控的有效鳍高度的鳍式半导体器件。具有可控的有效鳍高度的鳍式半导体器件可提供非整数驱动电流比值以适应于结果所得的半导体器件的设计参数。
[0089]图11是解说制造包括带有具有不同有效鳍高度的鳍的FinFET的鳍式半导体器件的方法1100的特定实施例的流程图。方法1100包括在1102，形成从基板延伸出的鳍。该鳍包括具有第一掺杂浓度的第一区域和具有第二掺杂浓度的第二区域。第一掺杂浓度大于第二掺杂浓度。例如，参照图1，第一 FinFET 104可包括第一鳍110和第一栅极112。第一鳍110可包括第一区域114和第二区域116。第一区域114可具有比第二区域116高的掺杂浓度。在特定实施例中，方法1100还包括在1104，形成从基板延伸出的第二鳍。第二鳍包括具有第一掺杂浓度的第三区域和具有第二掺杂浓度的第四区域。例如，参照图1，第二鳍120可包括第三区域124和第四区域。第三区域124和第一区域114可具有相同的掺杂浓度。第四区域126和第二区域116可具有相同的掺杂浓度。
[0090]在特定实施例中，方法1100进一步包括在1106，在基板上形成垫氧化层。例如，参照图2，可在基板102的表面上形成垫氧化层206。在特定实施例中，方法1100进一步包括在1108，移除垫氧化层的一部分以形成第一氧化区域和第二氧化区域。第一氧化区域具有与第二氧化区域不同的高度。第一离子注入物通过第一氧化区域被注入到基板中。第二离子注入物通过第二氧化区域被注入到基板中。例如，参照图3，在形成图2的垫氧化层206之后，可移除垫氧化层206的部分306 (例如，使用湿法或干法蚀刻)以暴露比第二氧化区域310薄的第一氧化区域308。第一离子注入物212可通过第一氧化区域308被注入到图1的基板102中。第二离子注入物216可通过第二氧化区域310被注入到基板102中。
[0091]在特定实施例中，方法1100进一步包括在1110，在垫氧化层的特定部分上形成附加氧化层以形成第一氧化区域和第二氧化区域。例如，参照图4，可在基板102的表面上且在垫氧化层206之上形成附加垫氧化层，以使得第二穿通区域412具有比第一穿通区域410大的高度。在特定实施例中，方法1100进一步包括在1112，在基板上形成氧化层。在包括鳍的鳍式半导体器件的源极和漏极形成之前，氧化层的掺杂浓度小于第一掺杂浓度。例如，可在基板102上形成STI氧化层108。在鳍式半导体器件100的源极和漏极形成之前，STI氧化层108可具有小于第一掺杂浓度(1016?10 18/cm3)的掺杂浓度。
[0092]由此，方法1100可以使得能够制造具有可控的有效鳍高度的鳍式半导体器件。具有可控的有效鳍高度的鳍式半导体器件可提供非整数驱动电流比值以适应于结果所得的半导体器件的设计参数。
[0093]图12是包括带有具有不同有效鳍高度的鳍的FinFET(例如，图1_9中的任何FinFET)的通信设备1200的框图。图10-11中描述的方法、或其某些部分可在通信设备1200处执行或由通信设备1200(或其组件)执行。
[0094]通信设备1200包括耦合到存储器1232的处理器1210，诸如数字信号处理器(DSP)。存储器1232可以是存储指令1246的非瞬态有形计算机可读和/或处理器可读存储设备。指令1246可由处理器1210执行以执行本文描述的一个或多个功能或方法，诸如参照图10-11描述的方法。
[0095]图12示出了通信设备1200还可包括耦合到处理器1210和显示设备1228的显示控制器1226。编码器/解码器(CODEC) 1234也可耦合至处理器1210。扬声器1236和话筒1238可耦合至CODEC 1234。图12还示出了耦合至处理器1210的无线控制器1240。无线控制器1240经由收发机1250与天线1242处于通信。无线控制器1240、收发机1250、以及天线1242可表示使得通信设备1200能进行无线通信的无线接口。通信设备1200可包括众多无线接口，其中不同的无线网络被配置成支持不同的联网技术或者联网技术组合(例如，蓝牙低能量、近场通信、W1-F1、蜂窝等)。
[0096]在特定实施例中，处理器1210、显示控制器1226、存储器1232、C0DEC1234、无线控制器1240和收发机1250被包括在系统级封装或片上系统设备1222中。在特定实施例中，输入设备1230和电源1244被耦合至片上系统设备1222。此外，在特定实施例中，如图12中所解说的，显示设备1228、输入设备1230、扬声器1236、话筒1238、天线1242和电源1244在片上系统设备1222的外部。然而，显示设备1228、输入设备1230、扬声器1236、话筒1238、天线1242、和电源1244中的每一者可耦合至片上系统设备1222的一组件，诸如接口或控制器。
[0097]处理器1210可至少部分地使用具有可控的有效鳍高度的FinFET 1248来实现。FinFET 1248可以是图1_9的任何FinFET。FinFET 1248可被用在通信设备1200的一个或多个组件的电路中以提供非整数电流比值。
[0098]尽管处理器1210被描述为至少部分地使用FinFET 1248来实现，但是应理解，显示控制器1226、存储器1232、CODEC 1234、无线控制器1240中的任一者皆可至少部分地使用FinFET 1248来实现。
[0099]结合所描述的实施例，公开了可包括基板和从基板延伸出的鳍式半导体器件的设备。该鳍式半导体器件可包括用于提供鳍式导电沟道的装置。用于提供鳍式导电沟道的装置可包括具有第一掺杂浓度的第一区域和具有第二掺杂浓度的第二区域。第一掺杂浓度大于第二掺杂浓度。例如，用于提供鳍式导电沟道的装置可包括图1的第一鳍110、第二鳍120、图5-9的任何特定鳍、被配置成提供鳍式导电沟道的一个或多个其他器件、或其任何组合。该设备还可包括用于屏蔽电流漏泄的装置。例如，用于屏蔽电流漏泄的装置可包括图1的STI氧化层108、被配置成屏蔽电流漏泄的一个或多个其他器件、或其任何组合。在鳍式半导体器件的源极和漏极形成之前，用于屏蔽电流漏泄的装置的掺杂浓度小于第一掺杂浓度。例如，在鳍式半导体器件100的源极和漏极形成之前，STI氧化层108可具有小于第一掺杂浓度(1016?1isVcm3)的掺杂浓度。
[0100]在特定实施例中，该设备还包括用于提供鳍式导电沟道的第二装置。例如，用于提供鳍式导电沟道的第二装置可包括图1的第一鳍110、第二鳍120、图5-9的任何特定鳍、被配置成提供鳍式导电沟道的一个或多个其他器件、或其任何组合。
[0101]上文公开的设备和功能性可被设计和配置在存储于计算机可读介质上的计算机文件(例如，RTL、⑶SI1、GERBER等)中。一些或全部此类文件可被提供给基于此类文件来制造设备的制造处理人员。结果产生的产品包括半导体晶片，其随后被切割为半导体管芯并被封装成半导体芯片。这些芯片随后被用在以上描述的设备中。图13描绘了电子设备制造过程1300的特定解说性实施例。
[0102]物理器件信息1302在制造过程1300处(诸如在研究计算机1306处)被接收。物理器件信息1302可包括表示半导体器件的至少一个物理性质的设计信息，该半导体器件诸如是图1的鳍式半导体器件100、第一鳍110、第二鳍120、第一 FinFET 104、第二 FinFET106、图2-