鳍式半导体器件的制作方法
【专利说明】鳍式半导体器件
[0001]相关串请的交叉引用
[0002]本申请要求共同拥有的于2013年3月15日提交的美国非临时专利申请N0.13/834，594的优先权，该非临时专利申请的内容通过援引全部明确纳入于此。
[0003]领域
[0004]本公开一般涉及鳍式(fin-type)半导体器件。
_5] 相关技术描述
[0006]技术进步已产生越来越小且越来越强大的计算设备。例如，当前存在各种各样的便携式个人计算设备，包括较小、轻量且易于由用户携带的无线计算设备，诸如便携式无线电话、个人数字助理(PDA)以及寻呼设备。更具体地，便携式无线电话(诸如蜂窝电话和网际协议(IP)电话)可通过无线网络传达语音和数据分组。此外，许多此类无线电话包括被纳入于其中的其他类型的设备。例如，无线电话还可包括数码相机、数码摄像机、数字记录器以及音频文件播放器。同样，此类无线电话可处理可执行指令，包括可被用于访问因特网的软件应用，诸如web浏览器应用。如此，这些无线电话可包括相当强的计算能力。
[0007]电子设备(例如，无线电话或计算设备)可包括鳍式半导体器件作为组件。鳍式半导体器件是包括多个栅极且具有形成到半导体器件中的窄突出“鳍”的半导体器件。鳍式半导体器件的示例是鳍式场效应晶体管(FinFET)。FinFET的鳍可以是使得能形成导电沟道的鳍形半导体结构。
[0008]数字逻辑电路(例如，静态随机存取存储器单元)可使用至少一个FinFET来构造。为了提高数字逻辑电路的驱动电流，可向该数字逻辑电路添加附加FinFET。然而，在现有FinFET制造过程中，特定尺寸的FinFET具有相同的鳍高度。通过FinFET的驱动电流的量由鳍高度决定。由此，使用相同尺寸的FinFET的驱动电流比值被数字化(例如，整数比值)。数字化的电流比值可减少结果所得的数字逻辑电路的设计选项(相比于具有非整数比值的设计)。
[0009]此外，在制造过程期间，FinFET的鳍高度可受氧化层高度变动的影响。由此，两个FinFET可能具有不同的鳍高度且鳍高度差异可能不是可控的。
[0010]
[0011]具有相同尺寸且具有不可控鳍高度的鳍式场效应晶体管(FinFET)具有数字化的电流比值。数字化的电流比值可减少结果所得的数字逻辑电路的设计选项(相比于具有非整数比值的设计)。本文描述的系统和方法可有利地使得能在制造过程期间控制FinFET的鳍高度。由此，具有可控鳍高度的FinFET可具有非整数电流比值。
[0012]例如，半导体器件可包括第一鳍和第二鳍。第一鳍可包括第一区域和第二区域。第一区域可具有比第二区域高的掺杂浓度。第二鳍可包括第三区域和第四区域。第三区域可具有比第四区域高的掺杂浓度。第一区域可位于第一鳍内的第一特定深度处，而第三区域可位于第二鳍内的第二特定深度处。第一特定深度可不同于第二特定深度。
[0013]第一鳍可具有由从第一鳍的顶部到第一区域的有效深度的距离界定的第一有效鳍高度。第二鳍可具有由从第二鳍的顶部到第三区域的有效深度的距离界定的第二有效鳍高度。第一有效鳍高度可不同于第二有效鳍高度。第一有效鳍高度和第二有效鳍高度可在半导体器件的制造过程期间被控制。
[0014]在制造期间，第一离子注入物可使用第一注入能量水平被注入到基板中的第一特定深度。在注入第一离子注入物之后，可形成第一区域以包括至少一种第一离子注入物(例如，经由光刻和蚀刻)。第二离子注入物可使用第二注入能量水平被注入到基板中的第二特定深度。可形成第三区域以包括至少一种第二离子注入物。第一特定深度与第二特定深度之间的深度差异可对应于第一有效鳍高度与第二有效鳍高度之间的差异。深度差异可通过第一注入能量水平与第二注入能量水平之间的注入能量水平差异来控制。在另一特定实施例中，第一离子注入物使用第一注入剂量被注入，而第二离子注入物使用第二注入剂量被注入。在另一特定实施例中，第一离子注入物使用第一掺杂浓度被注入，而第二离子注入物使用第二掺杂浓度被注入。
[0015]在特定实施例中，第一有效鳍高度与第二有效鳍高度之间的差异通过垫氧化层的两个区域之间的高度差异来控制。在半导体器件的制造期间，可在基板上形成垫氧化层。垫氧化层可包括第一氧化区域和第二氧化区域。可从第一氧化区域移除(例如，蚀刻)特定量的氧化物，从而第二氧化区域高于第一氧化区域。第一离子注入物可通过第一氧化区域被注入到基板中。第二离子注入物可通过第二氧化区域被注入到基板中。
[0016]在使用相同的注入能量水平来注入第一离子注入物和第二离子注入物时，第一氧化区域与第二氧化区域之间的高度差异可使得第一离子注入物被注入到第一特定深度，而第二离子注入物被注入到第二特定深度。在另一特定实施例中，代替蚀刻掉第一氧化区域的氧化物，在第二氧化区域形成附加氧化物，以使得第二氧化区域高于第一氧化区域。
[0017]在另一特定实施例中，在形成第一鳍的外形之后，将至少一种第一离子注入物注入到基板中(例如，经由横向掺杂)以形成第一区域。在形成第二鳍的外形之后，将至少一种第二离子注入物注入到基板中(例如，经由横向掺杂)以形成第二区域。可将附加离子注入物注入到第一区域和/或第三区域中以调整第一有效鳍高度与第二有效鳍高度之间的差异。
[0018]在特定实施例中，第一有效鳍高度与第二有效鳍高度之间的差异通过控制第一鳍的高掺杂层与第二鳍的高掺杂层之间的高度差异来控制。在制造期间，可在基板上形成垫氧化层。可移除(例如，蚀刻)垫氧化层的区域，从而暴露各区划以供鳍形成。可在一个所暴露区划中经由外延生长来形成具有第一高度的第一高掺杂层。可在第一高掺杂层之上经由外延生长来形成第一低掺杂层，以形成第一特定鳍。第一高掺杂层可对应于第一鳍的第一区域，而第一低掺杂层可对应于第一鳍的第二区域。
[0019]可在另一个所暴露区划中经由外延生长来形成具有第二高度的第二高掺杂层。可在第二高掺杂层之上经由外延生长来形成第二低掺杂层，以形成第二特定鳍。第二高掺杂层可对应于第二鳍的第三区域，而第二低掺杂层可对应于第二鳍的第四区域。第一高度与第二高度之间的差异可对应于第一有效鳍高度与第二有效鳍高度之间的差异。
[0020]在一特定实施例中，使用FinFET来形成互补金属氧化物半导体(CMOS)器件。可使用一个或多个N型FinFET来形成N沟道金属氧化物半导体(nMOS)晶体管。可使用一个或多个P型FinFET来形成P沟道MOS (pMOS)晶体管。在制造期间，可分开地将P型离子注入物和N型离子注入物注入到基板中。P型和N型离子注入物可被注入到相同深度或不同深度。基板中包含P型和N型离子注入物的区域可被修整(例如，经由光刻和蚀刻)以控制有效鳍高度。可在经修整的基板上形成具有比P型离子注入物和N型离子注入物低的掺杂浓度的外延层。可(例如，经由光刻、蚀刻和膜沉积)形成一个或多个N型FinFET以及一个或多个P型FinFET。这一个或多个N型FinFET可包括外延层的一部分和至少一种P型离子注入物。这一个或多个P型FinFET可包括外延层的另一部分和至少一种N型离子注入物。
[0021 ] 在特定实施例中，一种装置包括基板和从基板延伸出的鳍式半导体器件。该鳍式半导体器件包括鳍，该鳍包括具有第一掺杂浓度的第一区域和具有第二掺杂浓度的第二区域。第一掺杂浓度大于第二掺杂浓度。该鳍式半导体器件还包括氧化层。在该鳍式半导体器件的源极和漏极形成之前，该氧化层的掺杂浓度小于第一掺杂浓度。
[0022]在特定实施例中，一种方法包括形成从基板延伸出的鳍。该鳍包括具有第一掺杂浓度的第一区域和具有第二掺杂浓度的第二区域。第一掺杂浓度大于第二掺杂浓度。该方法还包括在基板上形成氧化层。在包括鳍的鳍式半导体器件的源极和漏极形成之前，氧化层的掺杂浓度小于第一掺杂浓度。
[0023]由至少一个所公开的实施例提供的一个特定优点在于在制造期间控制FinFET的有效鳍高度的能力。本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括下述章节:附图简述、详细描述以及权利要求。
[0024]附图简沐
[0025]图1是包括带有具有不同有效鳍高度的鳍的鳍式场效应晶体管(FinFET)的鳍式半导体器件的特定实施例的示图；
[0026]图2是解说用于制造包括带有具有不同有效鳍高度的鳍的FinFET的鳍式半导体器件的过程的一部分的特定实施例的示图；
[0027]图3是解说用于制造包括带有具有不同有效鳍高度的鳍的FinFET的鳍式半导体器件的过程的一部分的另一特定实施例的示图；
[0028]图4是解说用于制造包括带有具有不同有效鳍高度的鳍的FinFET的鳍式半导体器件的过程的一部分的另一特定实施例的示图；
[0029]图5是解说用于制造包括带有具有不同有效鳍高度的鳍的FinFET的鳍式半导体器件的过程的特定实施例的示图；
[0030]图6是解说用于制造包括带有具有不同有效鳍高度的鳍的FinFET的鳍式半导体器件的过程的另一特定实施例的示图；
[0031]图7是解说用于制造包括带有具有不同有效鳍高度的鳍的FinFET的鳍式半导体器件的过程的另一特定实施例的示图；
[0032]图8是解说用于制造包括带有具有不同有效鳍高度的鳍的FinFET的互补金属氧化物半导体(CMOS)器件的过程的特定实施例的示图；
[0033]图9是解说用于制造包括带有具有不同有效鳍高度的鳍的FinFET的CMOS器件的过程的另一特定实施例的示图；
[0034]图10是解说制造包括带有具有不同有效鳍高度的鳍的FinFET的鳍式半导体器件的方法的特定实施例的流程图；
[0035]图11是解说制造包括带有具有不同有效鳍高度的鳍的FinFET的鳍式半导体器件的方法的另一特定实施例的流程图；
[0036]图12是包括带有具有不同有效鳍高度的鳍的FinFET的通信设备的特定实施例的示图；以及
[0037]图13是解说用于制造包括带有具有不同有效鳍高度的鳍的FinFET的电子设备的过程的特定解说性实施例的数据流图。
[0038]详细描沐
[0039]图1解说了包括带有具有不同有效鳍高度的鳍的鳍式场效应晶体管(FinFET)的鳍式半导体器件100的特定实施例。鳍式半导体器件100具有基板102。基板102可以是带有阱(未示出)的硅基板。鳍式半导体器件100可具有从基板102延伸出的第一 FinFET104和第二FinFET 106。鳍式半导体器件100还可包括围绕第一 FinFET 104和第二 FinFET106的浅沟槽隔离(STI)氧化层108。鳍式半导体器件100可进一步包括源极(未示出)和漏极(未示出)。
[0040]第一 FinFET 104可包括第一鳍110和第一栅极112。第一鳍110可包括第一区域114和第二区域116，第一区域114具有第一有效深度(如134处指示的)。第二区域116可包括第一鳍110的除了第一区域114以外的区域(例如，第一鳍110的其余区域)。第一区域114可具有第一掺杂浓度，而第二区域116可具有第二掺杂浓度。第一掺杂浓度可高于第二掺杂浓度。第一栅极电介质层118可布置在第一鳍110与第一栅极112之间。第二FinFET 106可包括第二鳍120和第二栅极122。第二鳍120可包括第三区域124和第四区域126，第三区域124具有第二有效深度(如136处指示的)。第四区域126可包括第二鳍120的除了第三区域124以外的区域(例如，第二鳍120的其余区域)。第三区域124可具有比第四区域126高的掺杂浓度。第二栅极电介质层128可布置在第二鳍120与第二栅极122之间。第一栅极电介质层118和第二栅极电介质层128可不同于STI氧化层108 (例如，高k电介质栅极膜等)。STI氧化层108可与第一鳍110和/或第二鳍120物理接触以屏蔽第一