阵列基板及显示装置的制造方法
【技术领域】
[0001]本发明涉及通信领域，尤其是涉及一种阵列基板及显示装置。
【背景技术】
[0002]目前，显示屏采用的常见像素设计方式是RGB或RGBW等方式，由三个或四个亚像素组成一个像素进行显示，物理分辨率与人眼能够感受到的实际分辨率是相同的。
[0003]但是，随着客户对显示屏的感受要求的增加，显示屏厂商需要制作出分辨率(Pixels Per Inch，简称为PPI)更高的显示面板，这对显示面板的设计和制作工艺均提出了类似极限的挑战，例如，在有机发光二极管(Organic Light-Emitting D1de，简称为0LED)做亚像素的过程中，有机物树脂图案(resin pattern)的形成工艺难度较大，这主要体现在需要形成较多数量的数据线和栅线，这导致在制作具有更高PPI的显示面板时遇见瓶颈。
[0004]因此，如何提供一种在制作具有更高PPI的显示面板时无需增加大量的数据线和栅线，成为现有技术中亟待解决的问题。
【发明内容】
[0005]本发明的主要目的在于提供一种能够在制作更加高PPI的显示面板无需增加大量数据线和栅线的技术方案，以降低工艺难度，提高产品良率。
[0006]为了达到上述目的，本发明提供了一种阵列基板，包括多条栅线和多条数据线，以及位于由所述多条栅线和所述多条数据线限定出的像素区域中的多个亚像素，其中，每个亚像素的规格相同，每个亚像素与相邻亚像素的颜色各不相同，每行亚像素中相邻的至多2个亚像素组成一个正方形的像素，相邻两行亚像素在列方向上错开1/2个亚像素；所述多条数据线包括第一数据线，所述第一数据线从一列亚像素和与其相邻的另一列亚像素之间的空隙穿过，并连接该两列亚像素。
[0007]优选地，所述多条数据线还包括第二数据线，连接第一列亚像素和/或最后一列亚像素。
[0008]优选地，所述多条第一数据线为弯折方向一致的弯折数据线。
[0009]优选地，所述第二数据线为直数据线。
[0010]优选地，奇数行亚像素对应的栅线和偶数行亚像素对应的栅线以两两组合的方式，集中设置在所述奇数行亚像素与所述偶数行亚像素之间的空隙中。
[0011 ] 优选地，所述亚像素包括RGB亚像素。
[0012]优选地，奇数行中的亚像素采用以RGB亚像素为重复单元进行排列，且偶数行中的RGB亚像素排列方式为以BRG亚像素为重复单元进行排列。
[0013]优选地，与奇数行中的RGB亚像素相比，偶数行中的BRG亚像素向后或向前错开1/2个亚像素。
[0014]优选地，所述正方形的像素由I个、1.5个或2个亚像素构成。
[0015]本发明还提供了一种显示装置，该显示装置包括上述阵列基板。
[0016]与现有技术相比，本发明所述的阵列基板及显示装置，可以对原始输入图片进行计算处理，将得到的信息进行亮度再分配，通过控制亚像素的开启位置将分配后的信息对应输入实际物理位置上的亚像素中，同时结合对数据线连接亚像素和栅线的方式进行优化，使得在设计和生产较高PPI的显示面板时更加容易实现，降低了工艺难度，提高了产品良率。
【附图说明】
[0017]图1是根据本发明实施例的阵列基板中数据线与栅线的连接方式一的示意图；
[0018]图2是根据本发明实施例的对应于连接方式一的输入信号的极性示意图；
[0019]图3是根据本发明实施例的阵列基板中数据线与栅线的连接方式二的示意图；
[0020]图4是根据本发明实施例的对应于连接方式二的输入信号的极性示意图。
【具体实施方式】
[0021]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域的普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0022]目前，虚拟驱动技术(Pentile技术)在当前显示领域中的应用十分广泛，其最突出的优点是通过像素公用的方式使得视觉分辨率高于显示面板的物理分辨率，也就是说，用较少的像素可以显示较为清晰的画面而人眼感受到的视觉分辨率却不会降低，这种虚拟驱动技术已经在知名手机厂商的一些高端产品上得到了应用。
[0023]因此，通过虚拟驱动技术可以提高人眼感受到的屏幕分辨率，使得观看者不会由于物理分辨率的降低感受到实际分辨率的降低，从而可以保证较高的PPI。
[0024]但是，这种虚拟驱动技术在亚像素排列以及栅线和数据线的连接方式设计方面还是存在许多不足，导致无法用更少的亚像素显示出具有更高分辨率的画面，例如，目前使用A-Si工艺制作6寸以下QHD (2560*14440*3)产品时，由于无法减少面板上的数据线的数量，采用传统的数据线和栅线之间的连接方式等特点，导致LTPS工艺，OLED工艺中都存在这A-Si设计及生产过程中的瓶颈。
[0025]基于此，本发明实施例提供了一种阵列基板，包括多条栅线和多条数据线，以及位于由所述多条栅线和所述多条数据线限定出的像素区域中的多个亚像素，其中，每个亚像素的规格相同，每个亚像素与相邻亚像素的颜色各不相同，每行亚像素中相邻的至多2个亚像素组成一个正方形的像素，相邻两行亚像素在列方向上错开1/2个亚像素；所述多条数据线包括第一数据线，所述第一数据线从一列亚像素和与其相邻的另一列亚像素之间的空隙穿过，并连接该两列亚像素。
[0026]而在本实施例中，以0.5个亚像素为基本单位，将每个所述正方形的像素设计成只I个亚像素、1.5个或2个亚像素组成，同时在相邻两行的亚像素设计中，采用错开1/2(0.5)个亚像素的方式，这样是为了在对所述数据线进行布线时，方便数据线的形状和长度较为规整，且不会增加工艺上的难度。
[0027]同时由于每条数据线同时为两列相邻的亚像素输入数据，因此，使得数据线的数量减少一半，使得设计和工艺上容易实现。
[0028]采用这样的像素排列方式的阵列基板，配合虚拟计算技术(通过实际物理位置对应输入信息，将输入信息进行亮度再分配，集中输出到实际物理位置)实现虚拟显示。也就是说，对于当前的R亚像素而言，其周围存在多个相邻的B亚像素，如果需要显示蓝色，可以将R亚像素对应的红色亮度值降到最低比甚至是0，将需要显示的蓝色亮度值按照不同的比例分配到多个相邻的B亚像素中，这样一来，虽然R亚像素虽然没显示蓝色亮度值，但由于其周围环绕着多个B亚像素，最后显示出来的视觉效果就好像R亚像素也显示了蓝色。
[0029]以下举例说明如何显示具体的图像信息:
[0030]例如，在接收到显示一个白色图像时，控制需要显示白色图像的像素单元所在位置处呈品字形分布的三个相邻的亚像素开启，以显示白色图像，相对于传统显示白色图像时需要开启相邻三列RGB的亚像素，本发明实施例可以在不减小像素尺寸的前提下灵活的运用亚像素的选择性开启，可以以较少的像素显示同样的信息，从而提高显示图像的输出分辨率。
[0031]又例如，如果需要显示一红色竖线图像时，可以对应开启红色竖线图像一侧的一列红色亚像素，或者，可以开启红色竖线图像两侧的红色亚像素，这样可以对显示的红色竖线图像进行补色渲染，使显示的红色竖线图像表现的更清晰，提高显示效果，另外，若显示两条红色竖线图像时，且两条红色竖线排列较近，可以开启两条红色竖线中间一列红色亚像素，以对显示的两条红色竖线图像进行渲染，使两条红色竖线表现具有方向性，提高了视觉分辨率。
[0032]在本发明实施例中，所述多条数据线还可以包括第二数据线，该第二数据用于连接第一列亚像素和/或最后一列亚像素。也就是说，数据线可