一或第二存储位)，漏端电流Id = 1E-7A/ μπι时的控制栅的电压作为阈值电压Vth。一开始，对器件进行FN擦除，Vg = 15v，Vd = Vs = -3v0这样，第一存储位和第二存储位都处于高阈值电压状态“0”，总的状态为“00”。若对第一存储位编程，则其阈值电压变低，为状态“ I ”，总的状态为“ 10 ”。若对第二存储位编程，则其阈值电压变低，为状态“ I ”，总的状态为“01”。若先后对第一存储位和第二存储位编程，则它们的状态都是“ I ”，总的状态为“ 11 ”。
[0054]请结合参阅图1。本发明采取的读取方法包括:采用反向读取(reverse readscheme)方式进行读操作，具体为，当需要读取第一存储位4_1的状态时，对所述源端2施加正的源端电压，对所述漏端5接地，并使所述控制栅3悬浮；当需要读取第二存储位4-2的状态时，对所述漏端5施加正的漏端电压，对所述源端2接地，并使所述控制栅3悬浮。
[0055]作为一可选的实施方式，在上述读取方法中，当需要读取第一存储位4-1的状态时，施加源端电压Vs = 1.6V，漏端电压Vd = OV接地，并使控制栅电压Vg =悬浮；当需要读取第二存储位4-2的状态时，施加漏端电压Vd = 1.6V，源端电压Vs = OV接地，并使控制栅电压Vg =悬浮。若漏端电流Id超过ΙΕ-7/μπι，则该存储位的状态是“1”，若漏端电流Id小于ΙΕ-7/μπι，则该存储位的状态是“O”。通过对两个存储位的读取操作，可以感应四种不同状态的信息 “ 00 ”，“ OI ”，“ 10，，，“ 11 ”。
[0056]在制作本发明的上述这种新型的SONOS闪存结构时，采用N型掺杂杂质砷(Arsenic)注入沟道和源漏形成重掺杂区，其掺杂浓度可为1E-19?1.5E_19/cm3，注入能量可为2.5?4kev，注入剂量可为1E14?2E19/cm2。通过该注入，所有的源端、漏端和沟道都成为均匀掺杂N型杂质的区域。并且，通过上述注入工艺，可使N型重掺杂区域的厚度仅为不超过20nm，确保能够在SONOS闪存关断时被耗尽。该SONOS闪存的栅长仅为不超过40nmo
[0057]本发明提出的利用无结晶体管结构的双位SONOS闪存，并没有增加标准CMOS工艺中的光罩数，反而减少了工艺的复杂度和成本，因此能够很好地与现有CMOS工艺兼容，并可在现在的半导体制造公司大规模量产。
[0058]本发明公开的上述利用无结晶体管结构的SONOS闪存结构，能够大大减小亚50nm以下尺寸SONOS闪存的工艺步骤和成本，减小小尺寸SONOS闪存的短沟效应，减小传统SONOS闪存的硅与氧化层界面粗糙引起的迀移率退化问题，减小传统SONOS闪存对缩小电学等效氧化层厚度的需要；本发明所采用的低功耗编程/擦除方法，可减小编程/擦除功耗，采用氮化硅层的双位存储，可大大增加存储密度和存储容量；同时，氮化硅层的双位存储拥有相对于浮栅的双位存储更优越的特点，由于氮化硅层的局域电子存储，分别在源端和漏端进行第一存储位和第二存储位的编程，第一存储位和第二存储位在空间上相距较远，互相不影响，因而能够准确读取第一存储位或第二存储位的信息。从而。本发明解决了传统浮栅多位存储技术电路结构复杂，读取、写入、擦除速度较慢，对可靠性要求较高的缺陷。
[0059]以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
【主权项】
1.一种双位无结闪存存储器，其特征在于，包括: P型衬底，所述衬底中具有均匀重掺杂N型杂质的源端、漏端和沟道区域；以及 建立在所述源端、漏端之间的所述衬底上的SONOS闪存结构，所述SONOS闪存结构自下而上依次包括衬底硅层、栅氧化层、氮化硅层、氧化层、P型重掺杂的多晶硅控制栅，所述氮化硅层包括用于存储电荷的第一、第二存储位，所述重掺杂区域具有使所述SONOS闪存在关断时能完全耗尽该区域电子的厚度； 其中，当所述第一存储位编程时，通过对所述控制栅施加负的栅极电压，对所述漏端施加正的漏端电压，对所述源端接地，以在所述控制栅与漏端之间产生强电场，引起形成的热空穴的带带隧穿效应，空穴在所述栅极电压的作用下由所述漏端注入所述氮化硅层，并被漏端侧所述第一存储位处的所述氮化硅层的陷阱捕获而存储于其中完成编程；当所述第二存储位编程时，通过对所述控制栅施加负的栅极电压，对所述源端施加正的源端电压，对所述漏端接地，以在所述控制栅与源端之间产生强电场，引起形成的热空穴的带带隧穿效应，空穴在所述栅极电压的作用下由所述源端注入所述氮化硅层，并被源端侧所述第二存储位处的所述氮化硅层的陷阱捕获而存储于其中完成编程。2.根据权利要求1所述的双位无结闪存存储器，其特征在于，所述源端、漏端和沟道区域均匀重掺杂有N型杂质砷。3.根据权利要求2所述的双位无结闪存存储器，其特征在于，所述砷的掺杂浓度为1E-19 ?1.5E-19/cm3。4.根据权利要求1或2所述的双位无结闪存存储器，其特征在于，所述均匀重掺杂区域的厚度不超过20nm。5.根据权利要求1所述的双位无结闪存存储器，其特征在于，所述控制栅的栅长不超过 40nmo6.一种双位无结闪存存储器的编程、擦除和读取方法，其特征在于，所述双位无结闪存存储器包括:P型衬底，所述衬底中具有均匀重掺杂N型杂质的源端、漏端和沟道区域；以及建立在所述源端、漏端之间的所述衬底上的SONOS闪存结构，所述SONOS闪存结构自下而上依次包括衬底硅层、栅氧化层、氮化硅层、氧化层、P型重掺杂的多晶硅控制栅，所述氮化硅层包括用于存储电荷的第一、第二存储位，所述重掺杂区域具有使所述SONOS闪存在关断时能完全耗尽该区域电子的厚度； 该编程方法包括:利用带带隧穿热空穴注入方式进行，在所述第一存储位编程时，对所述控制栅施加负的栅极电压，对所述漏端施加正的漏端电压，对所述源端接地，以在所述控制栅与漏端之间产生强电场，引起形成的热空穴的带带隧穿效应，空穴在所述栅极电压的作用下由所述漏端注入所述氮化硅层，并被漏端侧所述第一存储位处的所述氮化硅层的陷阱捕获而存储于其中完成编程；在所述第二存储位编程时，对所述控制栅施加负的栅极电压，对所述源端施加正的源端电压，对所述漏端接地，以在所述控制栅与源端之间产生强电场，引起形成的热空穴的带带隧穿效应，空穴在所述栅极电压的作用下由所述源端注入所述氮化硅层，并被源端侧所述第二存储位处的所述氮化硅层的陷阱捕获而存储于其中完成编程; 该擦除方法包括:利用沟道FN隧穿擦除机制进行，对所述控制栅施加正的栅极电压，对所述源、漏端分别施加相同的负电压，以在所述控制栅与源、漏端及衬底之间产生强电场，形成一个空间上均匀的FN隧穿机制，在所述控制栅与源、漏端及衬底之间强电场的作用下，沟道中的电子对所述栅氧化层进行了 FN隧穿并注入所述氮化硅层的所述第一、二存储位中完成?祭除； 该读取方法包括:采用反向读取方式进行读操作，当需要读取第一存储位的状态时，对所述源端施加正的源端电压，对所述漏端接地，并使所述控制栅悬浮；当需要读取第二存储位的状态时，对所述漏端施加正的漏端电压，对所述源端接地，并使所述控制栅悬浮。7.根据权利要求6所述的编程、擦除和读取方法，其特征在于，在所述第一存储位编程时，对所述控制栅施加-6?-4ν的栅极电压，对所述漏端施加4?6ν的漏端电压，对所述源端接地；在所述第二存储位编程时，对所述控制栅施加-6?-4ν的栅极电压，对所述源端施加4?6ν的源端电压，对所述漏端接地。8.根据权利要求6所述的编程、擦除和读取方法，其特征在于，擦除时，对所述控制栅施加13?16ν的栅极电压，对所述源、漏端分别施加-4?-2ν的相同电压。9.根据权利要求6所述的编程、擦除和读取方法，其特征在于，当需要读取第一存储位的状态时，对所述源端施加1.6ν的源端电压，对所述漏端接地，并使所述控制栅悬浮；当需要读取第二存储位的状态时，对所述漏端施加1.6ν的漏端电压，对所述源端接地，并使所述控制栅悬浮。10.根据权利要求6所述的编程、擦除和读取方法，其特征在于，所述源端、漏端和沟道区域均匀重掺杂有N型杂质砷，所述砷的掺杂浓度为1Ε-19?1.5E-19/cm3，注入能量为.2.5?4kev，注入剂量为1E14?2E19/cm2，形成的所述均匀重掺杂区域的厚度不超过20nm，所述控制栅的栅长不超过40nm。
【专利摘要】本发明公开了一种双位无结闪存存储器，是一个利用无结晶体管结构的SONOS闪存，其衬底中具有均匀重掺杂N型杂质的源端、漏端和沟道区域而不使用PN结，其氮化硅层包括两个存储位，用于存储电荷，其重掺杂区域具有使SONOS闪存在关断时能完全耗尽该区域电子的厚度；其编程利用带带隧穿热空穴注入方式进行，擦除利用沟道FN隧穿擦除机制进行，读取采用反向读取方式进行，可解决传统浮栅多位存储技术存在的电路结构复杂，读取、写入、擦除速度较慢，对可靠性要求较高的缺陷。
【IPC分类】H01L29/423, G11C16/10, G11C16/14, H01L27/115
【公开号】CN105118831
【申请号】CN201510422547
【发明人】顾经纶
【申请人】上海华力微电子有限公司
【公开日】2015年12月2日
【申请日】2015年7月17日