相变化存储器单元的形成方法
【专利说明】相变化存储器单元的形成方法
[0001]本申请是申请号为201110092410.X、申请日为2011年4月11日、发明名称为“相变化存储器单元及其形成方法”的发明专利申请的分案申请。
技术领域
[0002]本发明涉及一种相变化存储器单元，尤其涉及一种具有冠状结构的相变化存储器单元。
【背景技术】
[0003]相变化存储器(phase change memory ;PCM)为一种非易失性存储器，其中相变化材料的功能区的状态在结晶态(crystalline)及非晶态(amorphous)间转换，例如借由产生热能的电流来转换。而利用功能区的状态来表现存储的数据。例如，在热激发(heatexcitat1n)后，若功能区在结晶态，所存储的数据是在低逻辑电平(例如，“低信号”)。然而，若功能区为非晶态，所存储的数据为高逻辑电平(例如，“高信号”)。相变化存储器也称为相随机存取存储器(phase random access memory ;PRAM)、相变化随机存取存储器(phase change random access memory ;PCRAM)、双向通用存储器(ovonic unifiedmemory)、硫族随机存取存储器(chalcogenide random access memory ;C_RAM)等。传统上，相变化随机存取存储器的制造需要利用复杂且昂贵的蚀刻技术，例如需要多于一个的图案化掩模。
【发明内容】
[0004]为了克服现有技术中存在的缺点，本发明一实施例提供一种相变化存储器单元的形成方法，包括:在具有一第一介电层、一第二介电层、及一第三介电层的一第一结构上形成穿过该第三介电层及该第二介电层的一冠状结构；沉积一第四介电层在该第一结构上，使得该第四介电层覆盖该第三介电层的表面、该冠状结构的侧壁以及表面，其中该第四介电层在该第四介电层所覆盖的不同区域皆具有相同的厚度；移除该第四介电层的一部分，以形成具有该第四介电层的剩余部分的一第一间隙物；移除该第四介电层的该部分时也移除该第三介电层的一部分，而形成具有该第三介电层的剩余部分的一第二间隙物，因而形成一第二结构；在该第二结构上沉积一相变化层；在该相变化层上沉积一电极层；以及利用一化学机械研磨工艺移除部分的该相变化层及该电极层，以形成具有该相变化层的剩余部分的一相变化区，以及形成具有该电极层的剩余部分的一电极区。
[0005]本发明另一实施例提供一种相变化存储器单元，包括:一第一接触插塞；一相变化区在该第一接触插塞上且与其接触；一电极区；以及一第二接触插塞在该电极区上且与其接触；其中该相变化区围绕该电极区；该电极区具有与该相变化区接触的一第一表面，以及与该第二插塞接触的一第二表面；该第二表面面积大于该第一表面面积。
[0006]本发明又一实施例提供一种相变化存储器单元的形成方法，包括:在一基板上形成一冠状结构；在该冠状结构中形成一第一间隙物在一第二间隙物上；该第一间隙物及该第二间隙物定义一第一开口 ；该第一间隙物具有一第一间隙物开口大于该第二间隙物的一第二间隙物该口 ；在该第一开口中形成一相变化区，因此定义一第二开口 ；在该第二开口中形成一电极区；其中该相变化区的形成以及该电极区的形成是借由下列步骤的其中一种所形成:在该第一开口上沉积一相变化层；在该相变化层上沉积一电极层；以及借由第一化学机械研磨工艺移除部分该相变化层及该电极层，以形成具有该相变化层的剩余部分的该相变化区，以及形成具有该电极层的剩余部分的该电极区；或在该第一开口上沉积该相变化层；借由一第二化学机械研磨工艺移除该相变化层的一部分，以形成该相变化区；在该相变化区上沉积该电极层，而后借由一第三化学机械研磨工艺移除该电极层的一部分，以形成该电极区。
[0007]本发明的实施例中，利用一个掩模来形成相变化随机存取存储器单元的冠状结构，可降低制造成本。
[0008]为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下:
【附图说明】
[0009]图1为根据数个实施例的相变化存储器阵列的三维透视图。
[0010]图2A为根据数个实施例的图1的相变化存储器阵列的相变化存储器结构的剖面图。
[0011]图2B为根据数个实施例的相变化存储器阵列的相变化存储器单元的剖面图。
[0012]图3为根据数个实施例的图1的相变化存储器阵列的制造方法的流程图。
[0013]图4-图10为根据数个实施例的依照图3的制造方法所制造图1的相变化存储器阵列在不同制造阶段的剖面图。
[0014]【主要附图标记说明】
[0015]100?相变化存储器阵列
[0016]105?字元线
[0017]110?位元线
[0018]115?存储器单元
[0019]120?(第一)接触插塞
[0020]125?(第二)接触插塞
[0021]250?功能区
[0022]A?平面
[0023]200、400、500、600、700、800、1000 ?结构
[0024]205?基板
[0025]210?(第一)介电层
[0026]215?(第二)介电层
[0027]217?相变化区
[0028]218?电极区
[0029]219?区域
[0030]220?(第三)介电层
[0031]225?(第四)介电层
[0032]230?(第五)介电层
[0033]300?方法
[0034]305、320、325、330、335、340 ?步骤
[0035]505?光致抗蚀剂层
[0036]507 ?开口
[0037]605?冠状结构
[0038]705?介电层
[0039]810、815 ?间隙物
[0040]805?外形
[0041]905?相变化层
[0042]910?电极层
[0043]1005 ?表面
【具体实施方式】
[0044]以下依本发明的不同特征举出数个不同的实施例。本发明中特定的元件及安排是为了简化，但本发明并不以这些实施例为限。举例而言，于第二元件上形成第一元件的描述可包括第一元件与第二元件直接接触的实施例，也包括具有额外的元件形成在第一元件与第二元件之间、使得第一元件与第二元件并未直接接触的实施例。此外，为简明起见，本发明在不同例子中以重复的元件符号和/或字母表示，但不代表所述各实施例和/或结构间具有特定的关系。
[0045]在一些实施例中，包括有一或多个特征的组合和/或优点。相变化随机存取存储器单元可由相变化材料的化学机械研磨工艺轻易形成。利用一个掩模来形成相变化随机存取存储器单元的冠状结构，可降低制造成本。相变化随机存取存储器单元可应用于高密度非易失性闪存式存储器(high density non-volatile flash memory)。其具有宽度的电极表面，因此可容易搭配位在电极表面顶部上方所设置的接触插塞。
_6] 相变化存储器单元及结构的实施例
[0047]图1为根据一些实施例的相变化(PC)存储器阵列100的三维透视图。
[0048]相变化存储器阵列100包括四个字元线(word line) 105及三个位元线(bitline) 110。字元线105親接上三个存储器单元115，而位元线110親接上四个存储器单元115。为了简化的缘故，仅标示一个存储器单元115。存储器单元115经由第一接触区(例如，接触插塞)120耦接至字元线105，且经由第二接触插塞125耦接至位元线110。在一些实施例中，第一接触插塞120及第二接触插塞125是由钨制成，然而在不同实施例中也可使用其他金属材料。在至少一实施例中，字元线105是由多晶硅或其他适合的材料所形成。接触插塞120作为加热器，其中各加热器产生热能，而改变对应的功能区250的性质(图2B)，也即，改变相变化存储器单元115中所存储的数据。在一些实施例中，电流流经接触插塞120而在接触插塞120中产生热能。平面A表示图2A-图10的剖面的参考平面。
[0049]图1显示四个字元线105、三个位元线110、数个单元耦接至字元线105 (例如三个单元115)，及数个单元親接至位元线110 (例如四个单元115)作为说明。在一些实施例中，字元线105的数目、位元线110的数目、及存储器单元115耦接至字元线105和/或位元线110的数目可改变，且可为任何正整数。
[0050]图2A为根据数个实施例的沿着图1中的参考平面A所示结构200的剖面图。在图1中的参考平面A切过四个存储器单元115。然而，为了说明的缘故，在图2A中只显示两个存储器单元115。为了简化，只有叙述及标示一个存储器单元115的相关细节。其他存储器单元115与其他所述的存储器单元115具有类似的元件及特性。
[0051]在图2A中，字元线105在基板205中，且存储器单元115及其他层及元件(例如，介电层210、接触插塞120、存储器单元115等)在基板205之上。
[0052]接触插塞120耦接至字元线105，且被第一介电层210围绕，在一些实施例中，第