触，也嵌入到绝缘膜HMSKl和层间绝缘膜INSLl中。
[0033]接线INC2、INC3、INC4、INC5、INC6和INC7形成在层间绝缘膜INSLl之上。接线INC2、INC3、INC4、INC5、INC6和INC7包括例如金属，诸如铝，并且分别耦合至接触C0N2、C0N3、C0N4、C0N5、C0N6和C0N7。同时，耦合至相应的栅极电极的接线(在图中未示出)和耦合至深阱DWL的接线(在图中未示出)，也形成在层间绝缘膜INSLl之上。
[0034]晶体管TRl形成在第一元件区域ELl中，并且晶体管TR2和TR3形成在第二元件区域EL2中。更加具体地，单个晶体管TRl形成在第一元件区域ELl中。相反，复数个晶体管TR2和TR3形成在第二元件区域EL2中。同时，出于简化附图起见，在图1中，在第二元件区域EL2中仅示出了一对晶体管TR2和TR3。然后，第一元件区域ELl和第二元件区域EL2分别由元件隔离沟槽SDTR围绕。元件隔离沟槽SDTR通过第一嵌入层BINPLl，但是未到达基底衬底BSUB。进一步地，在该图中示出的示例中，元件隔离沟槽SDTR的底部部分甚至未到达第二嵌入层BINPL2。换言之，元件隔离沟槽SDTR形成为比第二嵌入层BINPL2更浅。
[0035]然后，嵌入式绝缘膜BINSL嵌入到元件隔离沟槽SDTR中。在该图中示出的示例中，嵌入式绝缘膜BINSL是层间绝缘膜INSLl的在衬底SUB之上的一部分。
[0036]同时，η型深阱DWL和嵌入式接触BCON进一步形成在衬底SUB中。深阱DWL的底面到达第一嵌入层BINPLl，并且深阱DWL向第一嵌入层BINPLl提供固定电位。嵌入式接触BCON是嵌入到衬底SUB中的接触，并且通过第一嵌入层BINPLl和第二嵌入层BINPL2。结果，固定电位由嵌入式接触BCON提供至外延层EPI和在第二嵌入层BINPL2之下的基底衬底 BSUB。
[0037]在该图中示出的示例中，ρ型杂质区域INPLl形成在外延层EPl的触及嵌入式接触BCON底面的区域中。杂质区域INPLl的杂质浓度高于外延层EPl的杂质浓度。在嵌入式接触BCON与外延层EPl之间的接触电阻，通过形成杂质区域INPLl而被减小。
[0038]嵌入有嵌入式接触BCON的凹槽(或者孔)，通过与例如嵌入有接触C0N2的接触孔相同的工艺而形成。凹槽(或者孔)也可以通过独立的工艺而形成。绝缘膜(例如，热氧化膜)INSL2形成在凹槽的内面之上。结果，嵌入式接触BCON与第一嵌入层BINPLl并且与外延层EPI的定位在第一嵌入层BINPLl上方的部分绝缘。进一步地，嵌入式接触BCON通过与接触C0N2和其他接触相同的工艺而形成。结果，嵌入式接触BCON通过层间绝缘膜INSLl和绝缘膜HMSKl，并且顶端耦合至在层间绝缘膜INSLl之上的接线INC8。
[0039]同时，第一嵌入层BINPLl的电位可以是浮置电位或者固定电位。在后一种情况下，用于将第一嵌入层BINPLl电学抬升至外延层EPI的表面层的杂质区域，形成在外延层EPI中。杂质区域的下部分耦合至第一嵌入层BINPL1，并且接触耦合至杂质区域的上部分。
[0040]图2是晶体管TRl的平面图。栅极电极GEl被漏极DRNl的η型阱WL12围绕，以及P型阱WL21被栅极电极GEl围绕。然后，元件隔离沟槽SDTR沿着多边形(在该图中示出的示例中是矩形)的边形成，并且围绕P型阱WL21。换言之，晶体管TRl定位在元件隔离沟槽SDTR内部。
[0041]图3至图5是示出了半导体器件SD的制造方法的截面图。这些图与图1对应。
[0042]首先，如图3所示，准备基底衬底BSUB。接着，在基底衬底BSUB之上形成外延层EP1在这种情形下，通过在中途切换气体以便将杂质引入，形成第二嵌入层BINPL2和第一嵌入层BINPLl。在该步骤中，第二嵌入层BINPL2直接定位在例如基底衬底BSUB之上(换言之，在外延层EPI的最下层处)。
[0043]接着，如图4所示，通过例如离子注入方法，在外延层EPI中形成多种类型的阱(包括深阱DWL)和偏移区域N0F11。接着，在外延层EPI中形成凹槽，并且将绝缘膜(例如，氧化硅膜)嵌入到该凹槽中。结果，形成元件隔离绝缘膜(在图中未示出)。同时，该多个阱和偏移区域NOFll也可以在形成元件隔离绝缘膜之后形成。
[0044]接着，形成用于晶体管TR1、TR2和TR3的栅极绝缘膜。接着，形成作为用于栅极电极的材料的膜(例如，多晶硅膜)，并且选择性地去除该膜。结果，形成栅极电极GE1、GE2和GE3。接着，通过例如离子注入方法，在外延层EPI中形成高浓度区域(例如，HINPL12和HINPL13)ο
[0045]同时，在一些情况下，可以在栅极电极GE1、GE2和GE3的侧面之上形成侧壁。在这种情况下，高浓度区域在形成侧壁之后形成。
[0046]进一步地，在外延层EPI中形成高浓度区域之后，进行热处理。杂质通过该热处理而扩散，结果第二嵌入层BINPL2变得远离基底衬底BSUB。
[0047]接着，如图5所示，在外延层EPI之上形成绝缘膜HMSKl。接着，在绝缘膜HMSKl之上形成抗蚀图案(在该图中未示出)。该抗蚀图案在待形成元件隔离沟槽SDTR的区域中具有开口。接着，将抗蚀图案用作掩模，对绝缘膜HMSKl进行蚀刻。结果，该开口在绝缘膜HMSKl的待形成元件隔离沟槽SDTR的区域中形成。
[0048]接着，将绝缘膜HMSKl用作掩模，对外延层EPI (以及在一些位置处的元件隔离绝缘膜)进行蚀刻。结果，形成元件隔离沟槽SDTR。当之后仍余下抗蚀图案时，去除抗蚀图案。
[0049]接着，形成层间绝缘膜INSL1。在这种情形下，部分层间绝缘膜INSLl被嵌入到元件隔离沟槽SDTR中，并且成为嵌入式绝缘膜BINSL。在这种情形下，在一些情况下，可能在元件隔离沟槽SDTR中形成空洞。由于空洞用层间绝缘膜INSLl (嵌入式绝缘膜BINSL)封闭、并且即使是在随后的过程中也不会暴露出来，所以空洞不影响半导体器件SD的质量。
[0050]接着，在层间绝缘膜INSLl之上形成抗蚀图案(在该图中未示出)，并且将该抗蚀图案用作掩模，对层间绝缘膜INSLl进行蚀刻。结果，形成了用于形成接触的接触孔。在该过程中，也在层间绝缘膜INSLl的待形成嵌入式接触BCON的区域中形成接触孔。接触孔向下到达形成在外延层EPI中的凹槽的底部。将杂质注入接触孔中。结果，形成杂质区域INPLl。然后，将金属诸如W嵌入到接触孔中。结果，形成接触和嵌入式接触BC0N。
[0051]接着，在层间绝缘膜INSLl之上形成金属膜(例如，Al)。接着，选择性地去除金属膜。结果，形成接线。
[0052]图6包括阐释了在衬底SUB的深度方向上的杂质分布的视图。图6A示出了在对衬底SUB进行热处理之前、在衬底SUB中的杂质分布，以及图6B示出了在对衬底SUB进行热处理之后、在衬底SUB中的杂质分布的仿真结果。
[0053]如图6A所示，基底衬底BSUB包含高浓度的P型杂质，并且外延层EPI包含比基底衬底BSUB的浓度更低的浓度的ρ型杂质。然后，在外延层EPI的触及基底衬底BSUB的区域中，形成η型第二嵌入层BINPL2。此处，包含在例如基底衬底BSUB中的ρ型杂质包括例如B，并且包含在第二嵌入层BINPL2中的η型杂质包括例如P。
[0054]当对在图6Α中示出的衬底SUB进行热处理时，被包含在相应的层中的杂质热扩散。在热处理之后的状态中，第二嵌入层BINPL2被限定为η型杂质浓度高于ρ型杂质浓度的区域。根据该限定的第二嵌入层BINPL2，定位在比在图6Α的状