封装基板、包含该封装基板的覆晶封装电路及其制作方法
【技术领域】
[0001]本发明涉及一种封装基板、覆晶封装电路及其制作方法。
【背景技术】
[0002]新一代的电子产品不仅追求轻薄短小，更朝多功能与高性能的方向发展，因此，集成电路(Integrated Circuit,简称IC)技术不断地高密度化与微型化，以期在有限的晶片空间容纳更多的电子元件，而其后端的封装基板及其构装技术也随之进展，以符合此新一代的电子产品趋势。
[0003]由于目前应用于铸模互连基板(Molded Interconnect1n Substrate,简称MIS)技术的覆晶式晶片尺寸封装(Flip-Chip Chip Size Package，简称FCCSP)基板10，如图1所示，其采用底层涂料(Primer)感光型介电材料来制作铸模化合物层16上的介电材料层17，并以导电铜柱18来连接上层电路导线14与下层电路导线12。其中，该铸模化合物层16的下端面通常与该下层电路导线12的下端面切齐、或该铸模化合物层16的下端面凸出于该下层电路导线12的下端面的外。当电路晶片19焊接至该下层电路导线12时，常会发生因该下层电路导线12的下端面均匀性不佳的现象，而导致焊接点不良及影响其制成品合格率。因此，有必要发展新的封装基板技术，以对治及改善上述的问题。
【发明内容】
[0004]本发明的目的，使封装基板的下层电路导线凸出于铸模化合物层，以进行电路晶片焊接至下层电路导线的制程，则可确保此焊接点的品质，进而避免因下层电路导线的凹陷或均匀性不佳所致的合格率损失。
[0005]为实现上述目的，本发明采用的技术方案包括:
[0006]一种封装基板，其特征在于，其包括:
[0007]—第一导线层，其包含一第一金属走线及一第一介电材料层，其中，该第一金属走线凸出于该第一介电材料层；
[0008]—导电柱层，形成于该第一导线层上，该导电柱层包含一金属柱状物、一铸模化合物层、及一第二介电材料层，该金属柱状物连接该第一金属走线，且该第二介电材料层形成于该铸模化合物层上；
[0009]一第二导线层，形成于该导电柱层上，该第二导线层包含一连接该金属柱状物的第二金属走线；以及
[0010]一保护层，形成于该第二导线层上。
[0011]在一实施例中，该封装基板为覆晶式晶片尺寸封装(Flip-Chip Chip SizePackage)基板。
[0012]在一实施例中，该第一介电材料层具有一围绕该第一金属走线的凸出部。
[0013]在一实施例中，该凸出部是该第一介电材料层向下延伸的部分。
[0014]在一实施例中，该凸出部的宽度由上而下逐渐减小。
[0015]在一实施例中，该凸出部具有一凹斜的侧面。
[0016]在一实施例中，该第一金属走线的侧面完全被该第一介电材料层所包覆。
[0017]为实现上述目的，本发明采用的技术方案还包括:
[0018]一种覆晶封装电路，其特征在于，其包括:
[0019]一第一导线层，其包含一第一金属走线及一第一介电材料层，其中，该第一金属走线凸出于该第一介电材料层；
[0020]—导电柱层，形成于该第一导线层上，该导电柱层包含一金属柱状物、一铸模化合物层、及一第二介电材料层，该金属柱状物连接该第一金属走线，且该第二介电材料层形成于该铸模化合物层上；
[0021]一第二导线层，形成于该导电柱层上，该第二导线层包含一连接该金属柱状物的第二金属走线；
[0022]一保护层，形成于该第二导线层上，并具有一露出该第二金属走线的开口 ；
[0023]一电路晶片，设置于该第一导线层的下，并电性连接该第一金属走线；以及
[0024]一电路板，设置于该保护层上，并通过该保护层的开口而电性连接该第二金属走线。
[0025]在一实施例中，该第一介电材料层具有一围绕该第一金属走线的凸出部。
[0026]在一实施例中，该凸出部是该第一介电材料层向下延伸的部分。
[0027]在一实施例中，该凸出部的宽度由上而下逐渐减小。
[0028]在一实施例中，该凸出部具有一凹斜的侧面。
[0029]在一实施例中，该第一金属走线的侧面完全被该第一介电材料层所包覆。
[0030]为实现上述目的，本发明采用的技术方案还包括:
[0031]一种封装基板的制作方法，其特征在于，包括下列步骤:
[0032](A)提供一承载板；
[0033](B)在该承载板上形成一第一导线层，该第一导线层包含一第一金属走线及一第一介电材料层，其中，该第一介电材料层充填于该第一导线层内该第一金属走线以外的其余部分；
[0034](C)在该第一导线层上形成一导电柱层,该导电柱层包含一金属柱状物、一铸模化合物层、及一第二介电材料层，该金属柱状物连接该第一金属走线，且该第二介电材料层形成于该铸模化合物层上；
[0035](D)在该导电柱层上形成一包含一第二金属走线的第二导线层，使得该第二金属走线连接该金属柱状物；
[0036](E)在该第二导线层上形成一保护层，并移除该承载板；以及
[0037](F)移除部分的该第一介电材料层，使得该第一金属走线凸出于该第一介电材料层。
[0038]在一实施例中，步骤(F)使得该第一金属走线凸出于该第一介电材料层的凸出部的宽度由上而下逐渐减小。
[0039]在一实施例中，步骤(F)使得该第一金属走线凸出于该第一介电材料层的凸出部一凹斜的侧面。
[0040]在一实施例中，步骤(F)使得该第一金属走线的侧面完全被该第一介电材料层所包覆。
[0041]与现有技术相比较，本发明具有的有益效果是:使封装基板的下层电路导线凸出于铸模化合物层，以进行电路晶片焊接至下层电路导线的制程，则可确保此焊接点的品质，进而避免因下层电路导线的凹陷或均匀性不佳所致的合格率损失。
【附图说明】
[0042]图1为现有的覆晶式晶片尺寸封装基板的结构剖面图；
[0043]图2为根据本发明实施例的封装基板的剖面示意图；
[0044]图3A为根据本发明另一实施例的封装基板的剖面示意图；
[0045]图3B为根据本发明另一实施例的封装基板的剖面示意图；
[0046]图4为本实施例的封装基板制作方法的流程示意图；
[0047]图5A?图5E为对应本实施例制作方法各步骤的封装基板结构剖面图；
[0048]图6为根据本发明另一实施例的覆晶封装电路的剖面示意图。
[0049]附图标记说明:10、100、200A、200B封装基板;12、14电路导线；18导电铜柱；110承载板；120第一导线层；121?123第一金属走线；126第一介电材料层；127凸出部；130导电柱层；131?133金属柱状物；16、136铸模化合物层；17、138第二介电材料层；140第二导线层；141?144第二金属走线；150保护层；19电路晶片；200制作方法；S310?S360步骤；600覆晶封装电