的轰击气体，氩气和氦气被 电离呈氩离子和氦离子后，轰击所述保护层52。其中，轰击气体的流量为50~200sccm，控 制功率为100~200W，。
[0075] 在轰击所述保护层52时，氩离子具有较大的能量，可提高轰击力度，氦离子可有 效稀释氩离子的浓度，以提高轰击工艺的稳定性和可控性。
[0076] 但若所述第一离子中，氩离子量过小，轰击保护层52的力度过小，降低击穿所述 保护层52的效率。
[0077] 本实施例中，若所述第一离子为含有氩离子和其他离子的混合体，氩离子的体积 比大于或等于40%。
[0078] 此外，在所述氩离子轰击所述保护层52时，可以避免形成过多的新的杂质，而且 所述氩离子还可同时轰击附着于所述第二开孔44内的刻蚀副产物441 (参考图11所示）， 以及第三开孔47内的刻蚀副产物，以清除第二开孔44和第三开孔7内的杂质。
[0079] 可选地，本实施例中，在以氩离子击穿所述保护层52露出所述第一插塞63后，进 行湿法清洗工艺，以进一步清洗第二开孔44和第三开孔47。
[0080] 接着参考图16所示，在所述第二介质层43上形成第二金属层64,所述第二金属 层64填充满所述第二开孔44和第三开孔47,之后参考图17所示，采用诸如CMP等平坦化 工艺去除部分厚度的所述第二金属层64,露出所述第二介质层43表面，以在所述第二开孔 44内形成与所述第一插塞63电连接的第二插塞65,在所述第三开孔47内形成与所述栅极 31电连接的第三插塞66。
[0081] 基于上述以氩离子轰击所述保护层52时，以有效清除所述第二开孔44和第三开 孔47内的杂质，从而可避免过多的杂质进入所述第二插塞65和第三插塞66,以优化所述第 二插塞65和第三插塞66性能。
[0082] 本实施例中，所述第二金属层64的材料为钨。在其他实施例中，所述第二金属层 64的材料还可为铜等金属，所述第二金属层64的材料以及形成工艺并不限定本发明的保 护范围。
[0083] 本实施例中，在第一介质层的第一开孔内形成第一插塞后，在所述第一介质层上 形成覆盖所述第一插塞的保护层；后续在保护层上形成第二介质层，并刻蚀所述第二介质 层以形成第二开孔时，所述保护层可有效保护所述第一插塞，避免刻蚀所述第二介质层时 产生的刻蚀副产物落入所述第一插塞的孔洞中；之后，再以离子轰击法去除位于所述第一 插塞顶部的保护层，至露出所述第一插塞。期间，以离子轰击法去除所述保护层可避免产生 过多的副产物，且离子轰击法还可有效清除所述第二开孔中的刻蚀所述第二介质层时所产 生的刻蚀副产物，从而在后续向所述第二开孔内填充第二金属层形成第二插塞时，避免过 多的杂质进入所述第二插塞，进而优化所述第一插塞和第二插塞的性能。
[0084] 参考图18所示，为本发明另一实施例的结构示意图。
[0085] 该另一实施例的技术方案与上述实施例的技术方案大致相同，其区别在于，在刻 蚀所述第二介质层43以形成底部露出所述栅极31的第三开孔的步骤包括：
[0086] 先刻蚀所述第二介质层43、牺牲层45以及保护层52形成第三开孔48,所述第三 开孔48露出所述阻挡层51，即所述第三开孔48底部保留部分厚度的阻挡层51。
[0087] 之后在去除所述光刻胶掩模和46和牺牲层45后，沿着所述第二开孔44,以氩离子 轰击所述保护层52露出所述第一插塞63的同时，沿着所述第三开孔48,以氩离子轰击所述 阻挡层51，直至露出所述栅极31。
[0088] 在又一个实施例中，在刻蚀所述第二介质层以形成底部露出所述栅极的第三开孔 的步骤包括：
[0089] 先刻蚀所述第二介质层和牺牲层，至露出所述保护层52,形成第三开孔，即所述第 三开孔底部保留部分厚度的保护层52。
[0090] 之后在去除所述光刻胶掩模和牺牲层后，沿着所述第二开孔，以氩离子轰击所述 保护层露出所述第一插塞的同时，沿着所述第三开孔，以氩离子轰击所述保护层和阻挡层， 直至露出所述栅极。
[0091] 上述简单的改变均在本发明的保护范围内。
[0092] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所 限定的范围为准。
【主权项】
1. 一种半导体器件的形成方法，其特征在于：包括： 提供半导体衬底，在所述半导体衬底上形成第一介质层； 刻蚀所述第一介质层，在所述第一介质层内形成第一开孔； 向所述第一开孔内填充第一金属，形成第一插塞； 在所述第一插塞上形成保护层； 在所述保护层上形成第二介质层后，刻蚀所述第二介质层，形成第二开孔， 所述第二开孔露出所述第一插塞顶部的所述保护层； 沿着所述第二开孔，去除所述第一插塞顶部的所述保护层，露出所述第一插塞。2. 如权利要求1所述的半导体器件的形成方法，其特征在于，所述保护层的材料为氮 化硅、氮氧化硅或掺碳的氮化硅。3. 如权利要求2所述的半导体器件的形成方法，其特征在于，所述保护层的厚度为 50~15QA。4. 如权利要求2所述的半导体器件的形成方法，其特征在于，形成保护层的方法为化 学气相沉积法或原子层沉积法。5. 如权利要求1所述的半导体器件的形成方法，其特征在于，去除所述第一插塞顶部 的所述保护层的方法为离子轰击法。6. 如权利要求5所述的半导体器件的形成方法，其特征在于，所述离子轰击法采用的 离子包括氩离子。7. 如权利要求6所述的半导体器件的形成方法，其特征在于，所述离子轰击法的工艺 包括：通入流量为50~20〇SCCm氦气，控制功率为100~200W，将氦气离子化为氦离子，以 轰击所述保护层。8. 如权利要求5所述的半导体器件的形成方法，其特征在于，所述离子轰击法采用的 离子为氩离子和氦离子的混合体。9. 如权利要求1所述的半导体器件的形成方法，其特征在于，向所述第一开孔内填充 第一金属，形成第一插塞的步骤包括：在所述第一介质层上形成第一金属层，所述第一金属 层填充满所述第一开孔，且覆盖所述第一介质层；采用平坦化工艺去除第一介质层上的第 一金属层。10. 如权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述第二开孔， 并露出所述第一插塞后，所述半导体器件的形成方法还包括： 在所述第二介质层上形成第二金属层，所述第二金属层填充满所述第二开孔，在所述 第二开孔内形成与所述第一插塞电连接的第二插塞。
【专利摘要】本发明提供一种半导体器件的形成方法。包括：在半导体衬底上的第一介质层内形成第一插塞后，在第一介质层上形成覆盖第一插塞的保护层；在保护层上形成第二介质层，并刻蚀第二介质层，在第二介质层内形成第二开孔，露出所述第一插塞顶部的保护层后，去除所述第一插塞顶部的保护层，至露出第一插塞。其中，刻蚀第二介质层时，即使第一插塞表面有孔洞，保护层可有效保护第一插塞，避免刻蚀第二介质层产生的刻蚀副产物落入第一插塞的孔洞中，从而在后续向所述第二开孔内填充第二金属材料形成第二插塞后，避免所述刻蚀副产物影响第二插塞和第一插塞的性能。
【IPC分类】H01L21/311, H01L21/768
【公开号】CN105226009
【申请号】CN201410310748
【发明人】张城龙, 张海洋
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2016年1月6日
【申请日】2014年7月1日