52包括位于基板120的第二表面的金属层523以及位于金属层523上的焊接层524。
[0097]本实施例相对于第一实施例而言，应用于第一管芯的背面具有电极的封装，可通过第二重布线体将位于第一管芯背面的电极引出，以作为与外部电路电连接的外引脚。
[0098]第三实施例
[0099]图3示出了本发明第三实施例的叠层封装结构的结构图。叠层封装结构30包括:封装基板130、第一管芯230、粘接层131、多个隔离开的互连体330、第一包封体331、多个隔离开的第一重布线体430、多个隔离开的贯穿体530、第二包封体322、第二管芯630以及第三包封体333。
[0100]第一管芯230的背面通过粘占层131安装于基板130的第一表面，基板130还具有与其第一表面相对的第二表面。第一包封体331覆盖在第一管芯230上。互连体330包括位于第一包封体331表面延伸的第一部分以及由第一包封体331的表面延伸至第一管芯230的有源面上的焊盘231处的第二部分。互连体330的第一部分至少部分裸露在叠层封装结构30的表面，以作为第一管芯230与外部电路电连接的引脚。第二包封体332覆盖在互连体330的上方，使其免受损坏和污染。
[0101]第一重布线体430的包括在第二包封体332表面延伸的第一部分，以及由第二包封体332表面延伸至第二包封体332中，并与互连体430的第一部分电连接的第二部分。贯穿体530的第一端在基板130的第二表面延伸，第二端包括在第二包封体332表面延伸的第一部分以及延伸至第二包封体332的第二部分，中间部分由贯穿体530的第二端处延伸至基板130的第二表面处，并与贯穿体530的第一端电连接。在本实施例中，贯穿体530的中间部分进一步包括在第一包封体表面延伸的第一部分以及延伸至基板130的第二表面的第二部分。
[0102]互连体330和贯穿体530的中间部分由图案化的导电层43构成。导电层43包括在第一包封体331表面延伸的第一部分、由第一包封体331的表面延伸至焊盘231的第二部分以及由第一包封体331的表面延伸至基板130的第二表面处的第三部分。形成图案化的导电层43的方法为:在形成第一包封体331之后，利用激光蚀刻或机械钻孔的方法在第一包封体331的表面进行开口处理，以形成由第一包封体331的表面延伸至焊盘231处的多个第一开口以及由第一包封体331的表面延伸至基板130的第二表面处的多个第二开口，第二开口停止与基板130的第二表面上的图案化的导电层632处；然后再在第一包封体331的表面、第一开口和第二开口上电镀或沉积形成导电材料层，利用掩模蚀刻该导电材料层以形成图案化的导电层43。导电层43包括作为电镀金属籽层的金属层431以及位于金属层431上的金属层432。
[0103]导电层632形成在基板130的第二表面上，以作为贯穿体530的第一端。第二管芯630的有源面朝向导电层632，且第二管芯630的有源面上的电极通过导电凸块631电连接到图案化的导电层632的各个导电区(各个导电区彼此隔离)中，从而将第二管芯632的电极引到导电层632上，再通过贯穿体530的中间部分传递到贯穿体530的第二端。贯穿体530的第二端至少部分裸露在叠层封装结构30的表面，以作为第二管芯630与外部电路电连接的外引脚。
[0104]第二管芯630还可通过引线键合的方式进行封装，即第二管芯630的背面导电层632，具体的第二管芯630的背面可通过绝缘胶粘贴于导电层632上。第二管芯630上的电极通过导电引线电连接到贯穿体530的第一端(即导电层632)上，从而通过贯穿体530的第二端将第二管芯630上的电极引到叠层封装结构的表面，以提供与外部电路电连接的外引脚。
[0105]此外，在叠层封装结构30中，可使第一重布线体430的第一部分与贯穿体530的第二端电连接，以实现第一管芯130与第二管芯630之间的电极电连接，减少了叠层封装结构30的引脚数量。例如，可使第一重布线体430的第一部分延伸至贯穿体530的第二端处，实现了二者的电连接。
[0106]在本实施例中，第一重布线体430和贯穿体530的第二端由图案化的导电层53构成。导电层53包括在第二包封体332表面延伸的第一部分，以及延伸至第二包封体332中分别与贯穿体530的中间部分、互连体430的第一部分电连接的第二部分。形成导电层53的方法为:在形成第二包封体332之后，利用激光蚀刻或机械钻孔工艺在第二包封体332的表面进行开口处理，以形成延伸至互连体430的多个开口，以及延伸至贯穿体530的中间部分的多个开口 ；然后在这些开口和第二包封体332的表面沉积或电镀形成导电材料层，再利用掩模蚀刻该导电材料层，以形成图案化的导电层53。导电层53包括在第二包封体332表面延伸的金属层531，该金属层作为导电层53的增厚层。导电层53还包括位于金属层531和第二包封体332的开口中的金属层532以及位于金属层532上的金属层533。金属层532作为电镀形成金属层533的金属籽层。此外，导电层53还包括位于金属层553上的焊接层534。
[0107]第三包封体333覆盖在第二管芯630上，以避免其受损坏和污染。
[0108]由此可见，本实施例提供的叠层封装结构，在进行第一层管芯封装时通过互连体和第一重布线体将电极引出，适应于焊盘间距密度较高的芯片封装，同时无需用到键合引线，减少了封装电阻，此外在按照此方法封装完第一层芯片的基础上，再利用贯穿第一包封体和基板的贯穿体引出第二层芯片上的电极，从而实现了芯片的叠层封装，可进一步减少集成电路的封装面积以及减少引脚数量。
[0109]本申请还提供一中形成依据本发明的叠层封装结构的叠层封装方法，该方法主要包括以下步骤:
[0110]a.提供基板；
[0111]b.将第一管芯设置于基板的第一表面，其中，所述管芯具有相对的有源面和背面，所述第一管芯的背面靠近所述基板的第一表面并且所述管芯的有源面设置有焊盘；
[0112]c.形成第一包封体以覆盖所述第一管芯；
[0113]d.形成至少一个互连体，使所述互连体延伸至所述第一包封体中与所述焊盘电连接;
[0114]e.形成至少一个第一重布线体，使所述第一重布线体与所述互连体电连接，并至少部分裸露于所述叠层封装结构的表面，以作为提供外部电连接的外引脚；
[0115]f.形成至少一个贯穿体，使所述贯穿体贯穿所述第一包封体和基板；
[0116]g.将第二管芯上的至少一个电极与所述贯穿体的第一端电连接，且使所述贯穿体的第二端的至少部分裸露于所述叠层封装结构的表面，以作为提供外部电连接的外引脚。
[0117]需要说明的是，上述步骤a?g的先后顺序不做限定，且每一个步骤中的具体工艺可为具体实施例一至三中所描述的实现，但不局限于此。
[0118]根据本发明的叠层封装结构，在进行第一层管芯封装时通过互连体和第一重布线体将电极引出，适应于焊盘间距密度较高的芯片封装，同时无需用到键合引线，减少了封装电阻，此外在按照此方法封装完第一层芯片的基础上，再利用贯穿第一包封体和基板的贯穿体引出第二层芯片上的电极，从而实现了芯片的叠层封装，可进一步减少集成电路的封装面积以及减少引脚数量。
[0119]以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种芯片的叠层封装结构，包括: 基板，所述基板具有相对的第一表面和第二表面； 第一管芯，所述第一管芯具有相对的有源面和背面，所述第一管芯设置于所述基板的第一表面上方，所述第一管芯的背面靠近所述基板的第一表面并且所述第一管芯的有源面设置有焊盘； 第一包封体，覆盖所述第一管芯； 至少一个互连体，延伸至所述第一包封体中，以与所述焊盘电连接； 至少一个第一重布线体，所述第一重布线体与所述互连体电连接，并部分裸露于所述叠层封装结构的表面，以作为提供外部电连接的外引脚； 至少一个贯穿体，所述贯穿