与上述第一实施例或第二实施例相似，不同之处在于:
[0054]在本实施例中，所述步骤E包括以下步骤:
[0055]el (步骤1001)、在所述第一透明电极层402上设置第二金属层501，并在所述第二金属层501上设置第二光阻层502 ;
[0056]e2 (步骤1002)、对所述第一透明电极层402和所述第二金属层501实施第三光罩制程，以在所述第二金属层501中形成所述薄膜晶体管中的源极601和漏极602，以及在所述第一透明电极层402中形成第一透明电极。
[0057]其中，所述第二光阻层502包括第一分部5021和第二分部5022，所述第一分部5021设置于所述第二区域108，所述第二分部5022设置于所述第三区域109，所述第一分部5021遮盖所述第一通孔403所在的区域，所述第二分部5022遮盖所述第二通孔404所在的区域。
[0058]参考图11，图11为本发明的薄膜晶体管阵列面板的制作方法中形成第一面板的步骤的流程图。
[0059]在本实施例中，所述步骤A(即，所述步骤801)包括以下步骤:
[0060]al (步骤1101)、在所述基板101上形成所述缓冲层102。
[0061]a2 (步骤1102)、在所述缓冲层102上形成所述多晶硅层103。
[0062]a3 (步骤1103)、在所述多晶硅层103上形成所述第一绝缘层104。
[0063]a4(步骤1104)、在所述第一绝缘层104上形成所述第一金属层105。
[0064]在所述薄膜晶体管阵列基板包括所述彩膜层的情况下，所述薄膜晶体管阵列面板的制作方法包括以下步骤:
[0065]在所述薄膜晶体管阵列基板上设置所述彩膜层。
[0066]参考图7，图7为本发明的薄膜晶体管阵列面板的示意图。
[0067]在本实施例中，所述薄膜晶体管阵列面板包括基板101、缓冲层102、第一绝缘层104、第二绝缘层401、第一透明电极层402、薄膜晶体管，钝化层701和第二透明电极。
[0068]所述薄膜晶体管包括栅极、多晶硅层103、源极601以及漏极602。所述薄膜晶体管为 PMOS (Positive channel Metal Oxide Semiconductor，P 沟道金属氧化物半导体)晶体管。
[0069]所述栅极是对通过在所述第一绝缘层104上设置所述第一金属层105，并对所述第一金属层105实施第一光罩制程来形成的。
[0070]所述多晶硅层103设置于所述缓冲层102和所述第一绝缘层104之间。
[0071]其中，所述源极601和所述漏极602是通过在所述第一透明电极上以及在第一通孔403和第二通孔404内设置第二金属层501，并对所述第二金属层501实施第三光罩制程来形成的，所述第一通孔403和所述第二通孔404是通过在所述多晶硅层103和所述第一金属层105的表面设置所述第二绝缘层401和所述第一透明电极层402，并对所述第二绝缘层401和所述第一透明电极层402实施第二光罩制程来形成的。
[0072]所述第二透明电极是通过在所述钝化层701上设置所述第二透明电极层702，并对所述第二透明电极层702实施第四光罩制程来形成的。
[0073]由所述基板101、所述缓冲层102、所述多晶硅层103、所述第一绝缘层104和所述第一金属层105组成的第一面板包括第一区域107、第二区域108和第三区域109，其中，所述第一区域107位于所述第二区域108和所述第三区域109之间。
[0074]所述栅极是通过对所述第一金属层105实施所述第一光罩制程，并去除所述第一金属层105位于所述第二区域108和所述第三区域109的部分来形成的。
[0075]所述第一通孔403和所述第二通孔404分别位于所述第二区域108和所述第三区域 109。
[0076]在本实施例中，所述多晶硅层103中位于所述第二区域108和所述第三区域109的部分布植有尚子。
[0077]在本实施例中，所述第二区域108包括第四区域201和第五区域202，所述第三区域109包括第六区域203和第七区域204，其中，所述第四区域201位于所述第一区域107和所述第五区域202之间，所述第六区域203位于所述第一区域107与所述第七区域204之间。
[0078]所述多晶硅层103中位于所述第四区域201和所述第六区域203的部分布植有Ρ-离子。
[0079]所述多晶硅层103中位于所述第五区域202和所述第七区域204的部分布植有Ρ+离子。
[0080]此时，所述多晶硅层103中位于所述第四区域201和所述第六区域203的部分形成Ρ-结构，所述多晶硅层103中位于所述第五区域202和所述第七区域204的部分形成Ρ+结构。
[0081]在本实施例中，在所述第一绝缘层104经过所述第一光罩制程的作用之后，所述第一绝缘层104的第四厚度大于或等于所述第一绝缘层104的第五厚度，其中，所述第四厚度为所述第一绝缘层104在所述第四区域201或所述第六区域203处的平均厚度，所述第五厚度为所述第一绝缘层104在所述第五区域202或所述第七区域204处的平均厚度。
[0082]在本实施例中，所述第一通孔403位于所述第五区域202，所述第二通孔404位于所述第七区域204。
[0083]所述第一通孔403贯穿至所述多晶硅层103中位于所述第五区域202的部分，所述第二通孔404贯穿至所述多晶硅层103中位于所述第七区域204的部分。
[0084]在本发明中，由于先形成包括所述基板101、所述缓冲层102、所述多晶娃层103、所述第一绝缘层104和所述第一信号线层的所述第一面板，然后在对所述第一面板进行光罩制程(所述第一光罩制程、所述第二光罩制程、所述第三光罩制程和所述第四光罩制程)，并同时在所述第一面板上设置所述源极601、所述漏极602、透明电极等，进而形成所述薄膜晶体管阵列基板，因此，相对传统技术方案中依次形成所述缓冲层102、所述多晶硅层103、所述第一绝缘层104和所述第一信号线层、所述第二绝缘层401、所述第二信号线层、所述透明电极层(第一透明电极层402、第二透明电极层702)，上述的薄膜晶体管阵列基板可以仅利用四道光罩制程即可制成，有效地缩减了薄膜晶体管阵列基板的制造周期，简化了薄膜晶体管阵列基板的制造流程，降低了薄膜晶体管阵列基板的生产成本。
[0085]尽管已经相对于一个或多个实现方式示出并描述了本发明，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本发明包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。此外，尽管本说明书的特定特征已经相对于若干实现方式中的仅一个被公开，但是这种特征可以与如可以对给定或特定应用而言是期望和有利的其他实现方式的一个或多个其他特征