会(或至少几乎不会)延伸到边缘41。因此， 确保了低漏电流，因为可由锯切引起的晶体缺陷被高掺杂场截断区8屏蔽。
[0071] 通常，场板11a、场板12a和场截断区8基本上是环形的，例如当从上面看下来时是 环形。在这些实施例中，场板11a和场板12a分别形成漏环11a和栅环12a。
[0072] 图5图示出通过电荷补偿半导体器件300的半导体主体40的水平横截面的截面。 半导体器件200与上面关于图1和3A所说明的半导体器件100类似。
[0073] 半导体器件300的半导体主体40也包括多个与漂移区1形成各pn结的p型补偿 区6,部分布置在有源区110中（布置在有源区110和外围区120中），并且经由布置在有源 区110中并且具有比补偿区6更高的掺杂浓度的各p型掺杂主体区(未在图5中示出，通常 对应于主体区下面的水平横截面）与源极金属化部(未在图5中示出）欧姆接触。在水平横 截面中，补偿区6至少在各部分成形为条带(例如，具有高长宽比的矩形或具有高长宽比的 圆角矩形)，其以相对于侧边缘41以倾斜角（α)倾斜的方向取向(在该方向伸长)。
[0074] 然而，在半导体器件300的外围区120中没有浮动补偿区6。因此，Epas可减至最 低的可能值。取而代之，半导体主体40包括：在接近于侧边缘41的两个相邻侧表面的外围 区120的角区域7中与漂移区1形成各pn结的另外的p型补偿区(补偿部分)6a，该p型补 偿区6a相对于p型补偿区6是倾斜的(在该示例性实施例中约为90° )并且延伸到补偿区 6的最外侧。通常，半导体主体40具有两个对角地相对布置的角区域7,该角区域7具有经 由穿过有源区110的各最外侧补偿区6连接的另外的补偿区6a。注意：图5仅对应于通过 半导体主体40的截面。
[0075] 在示例性实施例中，补偿区6在侧边缘41的两个侧表面之间延伸，并且当从上面 看下来时形成为等腰梯形。在其他实施例中，补偿区6与边缘隔开，并且当从上面看下来时 可例如形成为矩形。
[0076] 上面关于图1至图5说明的电荷补偿半导体器件的共同之处在于：半导体主体40 包括第一表面101、在基本上平行于第一表面101的水平方向上限定半导体主体40的侧边 缘41、有源区110、以及布置在有源区110和侧边缘41之间的外围区120。源极金属化部10 布置在第一表面101上，而漏极金属化部11与源极金属化部10相对布置。半导体主体40 的η型漂移区1与漏极金属化部11欧姆接触。与源极金属化部11欧姆接触的p型补偿区 6被嵌入在漂移区1中，并且从有源区110延伸到外围区120中。在垂直横截面中，补偿区 6与部分漂移区1交替。补偿区6基本上平行于与第一表面101基本上正交并且与侧边缘 41形成一锐角α的平面S。补偿区6通常布置在具有与侧边缘41形成锐角α的侧壁的 沟槽50中。补偿区6可基本上为片状并且具有比补偿区6的长度和高度二者都分别小得 多的宽度。
[0077]图6图示出通过半导体器件400的半导体主体40的水平横截面。半导体器件400 与上面关于图1至3Α所说明的半导体器件100类似。半导体器件400的半导体主体40也 包括与漏极金属化部(未在图6中示出)欧姆接触的η型漂移区1和多个与漂移区1形成各 ρη结的Ρ型补偿区6,该ρ型补偿区被布置在有源区110和外围区120中，并且与源极金属 化部(未在图6中示出）欧姆接触。然而，半导体器件400的ρ型补偿区6中的每一个在水 平横截面中并当分别从上面看下来时基本上为ν形并且通常由两个相邻的条带形状的部 分(臂）形成，所述条带形状的部分(臂）中的每一个以相对于侧边缘41以倾斜角α倾斜的 方向取向。
[0078]在示例性实施例中，ν形补偿区6的相邻的条带形状的部分(臂）基本上是相互正 交的。在其他实施例中，可使用具有在臂之间小于90°的第一内角的第一ν型补偿区和具 有在臂之间的180°减去第一内角的第二内角的第二ν型补偿区。
[0079] 如由图6中的虚线三角所指示的，半导体器件400的外围区120可包括四个比较 小的具有浮动Ρ型补偿区6'的区域9。因此，半导体器件400的Epas预计也比较低。
[0080] 电荷补偿半导体器件可使用所谓的"多外延"过程来生产。在这种情况下，η掺杂 外延层(其可以是几μm厚)首先在高度η掺杂衬底上形成，并且一般被称为"缓冲外延片"。 除在外延步骤中引入的掺杂级之外，将掺杂离子使用注入的方式通过掩膜引入到缓冲外延 片中，其中掺杂离子在第一充电位置(例如，用于磷掺杂的硼)。反向掺杂也可(通过掩膜或 在整个表面上）用于注入。然而，使用所需掺杂分离单个外延层也是可能的。在此之后，整 个过程根据需要重复多次直到具有足够的厚度并且具备电荷中心的η(多外延）层被创建。 电荷中心相互彼此调整，并且彼此上下垂直堆叠。这些中心然后以起伏的垂直柱与外热扩 散合并，以形成相邻的Ρ型电荷补偿区(补偿区）和η型电荷补偿区(漂移部分)。然后在此 时可进行实际器件的制造。
[0081] 用于制造电荷补偿半导体器件的另一种技术涉及沟槽蚀刻和采用沟槽填充补偿。 将吸收电压的体积在单个外延步骤中（η掺杂外延片）沉积在高度η掺杂衬底上，以使厚度 对应于多层外延结构的总厚度。在此之后，深沟槽被蚀刻，这确定ρ柱(补偿区)的形式。该 深沟槽随后使用至少基本上没有晶体缺陷的Ρ掺杂外延片来填充。
[0082]两种技术都可用来制造如上面关于图1至6说明的电荷补偿半导体器件。
[0083] 关于图7Α至图11说明了使用用于制造电荷补偿半导体器件100的基于沟槽的技 术的方法的方法步骤。
[0084]在第一步骤中，提供具有第一表面101和延伸到第一表面101的η型漂移区1的 晶片1000。在涉及硅半导体器件的制造的实施例中，第一表面101例如可以是（100)表面 或如不出关于晶片1000的顶视图的图7Α所不的（001)表面。这有利于以后的外延沉积。
[0085]此后，定义被对应的外围器件区120所围绕的有源器件区110。图7Β在顶视图中 图示出在晶片级上并行制造的多个半导体器件的一个半导体器件100的有源区110和外围 区120的典型布局。图7B的布局包括：用于栅极垫13'的布局和用于要从第一表面蚀刻到 半导体主体40中的沟槽50 (S卩，蚀刻掩膜的负面）的布局。在图7B所示的示例性实施例 中，沟槽50当从上面看下来时成形为平行的直条带。
[0086] 当从上面看下来时，蚀刻掩膜17包括：当如上面关于图1至5所说明的半导体器 件被制造时，基本上相互平行的并且从有源器件区110延伸到相邻的外围器件区120的条 带形状的开口；或当如上面关于图1至5所说明的半导体器件被制造时，具有两个从有源器 件区延伸到相邻的外围器件区120的基本上直角的臂的交错的v形开口。
[0087] 图8示出了在第一表面101上形成掩膜17之后的半导体器件100的垂直截面。如 图8所示，晶片1000通常包括延伸到晶片的背面102的高度η掺杂漏层4以及布置在漂移 区1和漏层4之间的η型场终止层3。
[0088] 在涉及使用"多外延"过程形成电荷补偿半导体器件的其他实施例中，在各外延过 程之后，掩膜17可用于注入受主离子而反向掩膜可用于注入施主离子。
[0089] 此后，沟槽50使用掩膜17从第一表面101蚀刻到漂移区1中（通常通过漂移区 1)，以使每个沟槽50包括如图9中图示的垂直截面所示的基本上与第一表面101垂直的侧 壁(垂直沟槽)。
[0090] 此后，在第一表面101处使用选择性外延沉积和后继抛光(例如，CMP过程(机械化 学抛光)），可将沟槽50用ρ掺杂基本上单晶的半导体材料进行填充以形成补偿区6,6'。在 图10中，所产生的具有交替的漂移部分1和补偿区6,6'的结构100被示出在垂直截面中。
[0091] 此后，可紧挨着第一表面101注入受主离子并且进入到有源区110中的Ρ掺杂补 偿区的上部，以形成更高掺杂的主体区5和主体接触区。进一步，可紧挨着第一表面101注 入施主离子并且进入到主体区5,以形成源区。图11图示出垂直截面中所得到的结构100。
[0092] 在激活和潜在推动注入离子的热处理之后，可在第一表面101上形成与补偿区6， 6'和源区欧姆接触的源极金属化部。
[0093] 进一步，可在外围器件区中的第一表面101上形成漏环和/或布置在漏环和有源 器件区110之间的栅环。
[0094] 甚至进一步，可靠近有源器件区110中的第一表面101形成绝缘栅极。
[0095] 此后，可在背面102上形成漏极金属化部(与源极金属化部相对)，并且分别与漂移 区1和漂移部分1欧姆接触。
[0096] 此后，晶片1000可例如由沿着锯切线41的锯切分割成单个电荷补偿半导体器件 100,以使电荷补偿半导体器件100具有在基本上平行于第一表面101的水平方向上限定电 荷补偿半导体器件并与垂直沟槽50的侧壁形成一锐角的对应的侧边缘41。
[0097] 虽然已经公开了本发明的各种示例性实施例，但对本领域技术人员将显而易见的 是：可在不脱离本发明的范围和精神的情况下，作出将实现本发明的一些优点的各种改变 和修改。对本领域技术人员将显而易见的是：执行相同功能的其他组件可被适当地替换。 应当提到的是：参照具体附图所解释的特征可与其他附图的特征结合，即使在那些其中还 未明确提到这个的情况下。这种对本发明构思的修改旨在被所附的权利要求所覆盖。
[0098] 为了便于描述，使用空间相对术语(诸如，"下面"、"下部"、"上方"、"上部"等）来说 明一个元件相对于第二个元件的位置。这些术语意在