导体主体的台面侧壁处对ρ/η结的净化(Reinigung)可以因此取消。此外有源区域、也即所述ρ/η结不通过制造方法的剩余物污染或者损坏。在此表明，提早施加封装层序列导致具有特别好的小电流特性的光电子半导体芯片，所述封装层序列保留在半导体芯片中并且在整个制造方法期间可以保护ρ/η结。对于这样的半导体芯片，即使在1 yA的特别小的电流强度的情况下也可以产生具有相对高的强度的光。所述光电子半导体芯片因此特别好地适合于应用，其中应当进行由半导体芯片产生的光的调光。
【附图说明】
[0045]以下结合实施例和附图进一步阐述这里描述的光电子半导体芯片以及用于制造光电子半导体芯片的方法。
[0046]图1Α至1Q示出对于这里所描述的用于产生光电子半导体芯片的方法的实施例的方法步骤。
[0047]图1Q、2、3和4示出这里所描述的光电子半导体芯片的实施例的示意性剖视图。
[0048]相同的、类似的或者起相同作用的元件在图中配备有相同的附图标记。图和在图中所示的元件的尺寸比例不应被看作是按比例的。更确切地说各个元件为了更好的能描绘性和/或为了更好的可理解性可能过度大地被示出。
【具体实施方式】
[0049]结合图1A至1Q的示意性剖视图，这里所描述的用于制造光电子半导体芯片的方法的实施例被进一步阐述。
[0050]图1A示出，首先如何例如由蓝宝石提供生长衬底1，所述半导体主体10尤其外延地被沉积到所述生长衬底上。所述半导体主体10包括η导电区域2、ρ导电区域3和其间包括有源区域4。所述生长衬底1在此例如作为晶片被提供，其中虚线Α、Α’预先给出要制造的光电子半导体芯片的芯片栅格(Chipraster)。沿着虚线Β在制造方法期间产生贯通接触部。虚线C、C’再现接触区域的位置，在所述接触区域中，在制造方法期间例如构造用于接触光电子半导体芯片的接合焊盘。
[0051]所述半导体主体10当前例如基于氮化物化合物半导体材料。
[0052]在随后的方法步骤、图1B中，例如通过蚀刻半导体主体10的外延地沉积的层实现对P导电区域3、有源区域4和η导电区域2的结构化用以构成半导体主体10的外表面以及贯通接触部。在此，半导体主体的η导电区域部分地被暴露。
[0053]在随后的方法步骤1C中，利用第一封装层11对半导体主体10的与生长衬底1背离的外表面进行全面涂层，其中所述封装层11是电绝缘层，例如是借助于CVD方法制造的层。所述第一封装层11可以在此被构造为封装层序列并且包括例如子层，其利用S1jPSiN构成。所述子层在此在竖直方向上垂直于横向方向相叠地布置。横向方向在此与例如生长衬底1的主延伸方向的层面平行。
[0054]例如利用3102构成的子层具有130nm和170nm之间的、尤其150nm的厚度。利用SiN构成的子层可以具有10nm和14nm之间的、尤其12nm的厚度。尤其以这种方式构成封装层，所述封装层也针对在制造ALD层、也即第一封装层和第四封装层时使用的材料特别不透地来实施。
[0055]所述第一封装层11在此完全地覆盖ρ导电区域3以及有源区域4的露出的侧面，使得尤其半导体主体的Ρ/η结通过第一封装层11保护。
[0056]在下一个方法步骤、图1D中，第二封装层12被施加到第一封装层11的与生长衬底1背离的上侧上。第二封装层12是ALD层。
[0057]是ALD层的第二封装层12于是借助于ALD方法产生，其中第二封装层12至少部分地例如在使用臭氧作为前驱体(Precursor )的情况下被沉积。在此可能的是，整个第二封装层12在使用臭氧作为前驱体的情况下被沉积。另外，可能的是，所述第二封装层12具有至少两个子层，其例如彼此堆叠地被布置，其中子层中的至少一个借助于ALD方法产生，其中臭氧被作为前驱体使用。
[0058]在此表明，其中臭氧被作为前驱体使用的ALD层具有相对于湿气特别高的密封性。利用臭氧作为前驱体沉积的层或者子层例如是A1203层或者S1ji。
[0059]此外可能的是，第二封装层12包括一个子层或者由一个子层组成，所述子层在使用无臭氧的前驱体的情况下被沉积。例如在该情况下水或者氧气可以作为前驱体材料被使用。
[0060]所述第二封装层12此外具有另一子层，该另一子层在使用包含臭氧的前驱体的情况下被沉积，其中第二子层直接地被沉积到所述子层上。第一子层在此可以例如具有5和10nm之间的厚度。所述第二子层于是可以例如具有25和45nm之间的厚度。
[0061]所述第二封装层也至少间接地覆盖半导体主体的ρ导电区域3以及有源区域4的外表面。第一封装层和第二封装层共同地构成封装层序列20，其在半导体主体10的外表面处从有源区域4沿着ρ导电区域3延伸。
[0062]在下一个方法步骤、图1E中，在使用光电技术以及起模技术(Abhebetechnik)的情况下对封装层序列20开口(0ffnen)并且一起沉积例如利用银构成的第一反射层21。所述封装层序列20以这种方式延伸直到第一反射层21之下。
[0063]在随后的方法步骤、图1F中，在使用另一光电技术的情况下，将ρ连接层31沉积到第一反射层21上，所述ρ连接层延伸直到光电子半导体芯片的区域C、C’中，其中稍后构造接触区域43用于接触光电子半导体芯片的ρ导电区域3。
[0064]此外可能的是，在下一个未示出的方法步骤中，所述封装层序列20通过第一反射层21和ρ连接层31重新被闭合。对此，可以使用如上所述的第一和第二封装层11、12。
[0065]在下一个方法步骤、图1G中，实现第三封装层13的施加，所述第三封装层例如可以与第一封装层11相同地来构造。所述第三封装层13在此在半导体主体10的整个背离生长衬底1的上侧上延伸，并且以这种方式也覆盖所述P连接层31。
[0066]在接着的方法步骤、图1H中，贯通接触部40在区域B中通过对封装层11、12、13开口被产生。在贯通接触部40中，所述η导电区域2露出。对此可以使用光电技术，其随后也可以在将η接触材料41引入贯通接触部40中时被使用。
[0067]在下一个方法步骤、图1J中，第二反射层22被构造，其例如可以与第一反射层21相同地来构造。所述第二反射层在此被布置在η接触材料41的与η导电区域2背离的下侧处，其中所述封装层序列20部分地布置在第一反射层21和第二反射层22之间。此外第二反射层22的侧向区域在横向方向上超出半导体主体10、尤其ρ导电区域3的外表面。
[0068]在下一个方法步骤、图1Κ中，首先施加金属封装层42，其对背离所述生长衬底的外形进行上模(Uberformen)并且作为平面化层起作用。所述金属封装层42例如包含Pt/Au/Ti层序列并且用作对于来自第二反射层22的材料的扩散阻挡物。所述金属封装层42可以被用作用于随后以电镀方式施加载体50的种子层(Saatschicht)。所述载体50在该情况下例如可以由铜构成。此外可能的是，所述载体50由硅或者锗或者另一半导体材料构成。背侧金属化部51可以布置在载体50的背离生长衬底1的侧处，所述背侧金属化部能够实现稍后的光电子半导体芯片的可焊性。
[0069]在下一个方法步骤、图1L中，使所述生长衬底1脱离，并且使η导电区域2的最初朝向生长衬底的上侧粗糙。生长衬底1的脱离在此例如可以通过激光起模方法实现，所述粗糙例如通过利用Κ0Η的光刻蚀刻实现。
[0070]在随后的方法步骤、图1Μ中，例如由二氧化硅组成的硬掩模(Hartmaske)借助于光电技术被施加到η导电区域2上，并且进行台面蚀刻，所述台面蚀刻例如在第一封装层11上停止。
[0071]在下一个方法步骤、图1Ν中，对掩模层60和第一封装层11进行干化学蚀刻，其中掩模层60和第一封装层11的厚度这样相耦合，使得第一封装层11的剩余厚度保持不变或者在第二封装层12上的蚀刻停止例如通过在所述第二封装层12的Α1203子层上的端点探测实现。
[0072]基于以下事实:所述有源区域4由所述封装层序列20在此保持覆盖，有源区域4和因此所述半导体主体10的ρ/η结的净化取消。
[0073]在下一个方法步骤、图10中，进行第四封装层14的施加，所述第四封装层14是ALD层，其可以例如与第二封装层12相同地构