和电子阻挡层7，依次形成于超晶格5上，多量子阱层可以包括具有InyAlzGai y ZN (0〈y彡1，0彡z彡l，0〈y+z ( 1)组成式的半导体材料，通过交替地堆叠多个阱层和多个势皇层形成；电子阻挡层为P型AlGaN半导体材料。
[0036]双六角锥空穴注入层8填满并高出V型坑，空穴注入层材质为InxGai χΝ(0〈χ< 1)，优选地，空穴注入层中的In组分小于InyAlzGai y ZN量子阱中的In组分，即0〈x〈y彡1，空穴注入层的吸收波长短于多量子阱层的发光波长，避免P型InGaN材料禁带宽度较大而吸收多量子阱层(MQW)发出的光而造成出光效率降低。
[0037]P-GaN层9以及接触层10构成第二导电类型半导体层，形成于电子阻挡层7的顶表面及双六角锥空穴注入层8上，使得双六角锥空穴注入层嵌入第二导电类型半导体层中，从而增大空穴注入面积，提高空穴注入效率。
[0038]实施例2
请参照图3~图12，本实施例提供一种LED外延结构制作方法，包括以下工艺步骤:
(1)请参照图3，提供一衬底1，可以选用蓝宝石(A1203)、SiC、GaAs、GaN、ZnO、S1、GaP、InP以及Ge中的至少一种，优选图形化蓝宝石衬底(PSS)。
[0039](2)请参照图4，在衬底1上外延生长缓冲层2，优选InAlGaN半导体材料，外延生长方法可以选用M0CVD (金属有机化学气相沉积)方法、CVD (化学气相沉积)方法、PECVD(等离子体增强化学气相沉积)方法、MBE (分子束外延)方法、HVPE (氢化物气相外延)方法，优选M0CVD，但实施例不限于此。
[0040](3)请参照图5，在缓冲层2上依次外延生长U-GaN层3和N_GaN层4，构成第一导电类型半导体层。
[0041](4)请参照图6，在第一导电类型半导体层上继续外延生长超晶格5，采用重复地交替堆叠InGaN层和GaN层大约15次至大约25次。
[0042](5)请参照图7，在超晶格5上外延生长具有V型坑的多量子阱层6和电子阻挡层7，多量子讲层可以选择包括Ir^AlyGai xyN (0 ^ x ^ 1，0彡y彡1，0彡x+y ( 1)组成式的半导体材料，通过交替地堆叠多个阱层和多个势皇层形成；电子阻挡层为P-AlGaN半导体材料。
[0043](6)请参照图8，在电子阻挡层7的顶表面采用小角度15° )溅射掩膜材料层11，避免在V型坑内形成，掩膜材料层材质可以选用氮化镁(MgxNy)或氮化硅(SixNy)或氧化硅(Six0y)或氧化钛(Tix0y)或氧化锆(Zrx0y)或氧化铪(Hfx0y)或氧化钽(Tax0y)或其组合，本实施例优选Si02作为掩膜材料层。
[0044](7)请参照图9，采用三维外延生长方法，继续一次外延生长InGaN空穴注入层8，反应压力控制在400tor以上，生长温度为750~850°C，处于无H2环境，生长速率为
0.1-0.5 μ m/ho由于在掩膜材料层11上无法生长空穴注入层，因此限制于V型坑中外延生长。
[0045](8)请参照图10，二次外延生长InGaN空穴注入层8，直至填满并高出V型坑，形成双六角锥形貌，具备十二个{1-101}面。采用高压三维生长InGaN空穴注入层，可以有效降低半导体材料中的点缺陷密度和位错密度，实现晶格质量的改善和空穴浓度的提高。
[0046](9)请参照图11，采用Β0Ε溶液去除Si02掩膜材料层11。
[0047](10)请参照图12，在电子阻挡层7的顶表面及双六角锥空穴注入层8上，继续外延生长P-GaN层9以及接触层10构成第二导电类型半导体层，使得双六角锥空穴注入层嵌入第二导电类型半导体层中，从而增大空穴注入面积，提高空穴注入效率。
[0048]实施例3
请参照图13，本实施例与实施例2的区别在于:实施例2是在生长空穴注入层8之前，在具有V型坑的多量子阱层6顶表面形成电子阻挡层7，而本实施例是在生长空穴注入层8之后，再在具有V型坑的多量子阱层6顶表面以及长空穴注入层8上生长第二导电类型半导体层。
[0049]以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【主权项】
1.一种LED外延结构，从下至上依次包括:衬底、第一导电类型半导体层、超晶格、具有V型坑的多量子阱层、空穴注入层以及第二导电类型半导体层，其特征在于:所述空穴注入层呈双六角锥，填满所述V型坑并嵌入第二导电类型半导体层。2.根据权利要求1所述的一种LED外延结构，其特征在于:所述空穴注入层材质为Ir^Ga! XN (0〈x < 1)，多量子讲层材质为 Ir^AlzGa! y ZN (0<y ^ 1,0 ^ z ^ l,0<y+z ^ 1),其中x、y满足关系式0〈x〈y ^ 1。3.根据权利要求1所述的一种LED外延结构，其特征在于:所述空穴注入层的吸收波长短于多量子阱层的发光波长。4.根据权利要求1所述的一种LED外延结构，其特征在于:所述第一导电类型半导体层包括N-GaN层，或者包括U-GaN层及N_GaN层；所述第二导电类型半导体层包括P_GaN层，或者包括电子阻挡层以及P-GaN层，或者包括电子阻挡层、P-GaN层以及接触层。5.—种LED外延结构的制作方法，包括以下工艺步骤: (1)提供一衬底； (2)在所述衬底上生长第一导电类型半导体层； (3)在所述第一导电类型半导体层上生长超晶格； (4)在所述超晶格上生长具有V型坑的多量子阱层； (5)在所述V型坑中生长空穴注入层，填满并高出V型坑，直至形成双六角锥空穴注入层； (6)在所述多量子阱层的顶表面及空穴注入层上生长第二导电类型半导体层。6.根据权利要求5所述的一种LED外延结构的制作方法，其特征在于:还包括在所述多量子阱层的顶表面生长电子阻挡层。7.根据权利要求5所述的一种LED外延结构的制作方法，其特征在于:所述空穴注入层的吸收波长短于多量子阱层的发光波长。8.根据权利要求5所述的一种LED外延结构的制作方法，其特征在于:所述步骤(5)中双六角锥空穴注入层的生长方法包括:采用三维外延生长，反应压力MOOtor，温度为750-850 °C，生长速率为 0.1-0.5 μ m/h。9.根据权利要求5所述的一种LED外延结构的制作方法，其特征在于:在所述步骤(6)之前，还包括:在所述多量子阱层的顶表面形成掩膜材料层，然后在所述V型坑中生长双六角锥空穴注入层，再去除掩膜材料层。10.根据权利要求6所述的一种LED外延结构的制作方法，其特征在于:在所述步骤(6)之前，还包括:在所述电子阻挡层的顶表面形成掩膜材料层，然后在所述V型坑中生长双六角锥空穴注入层，再去除掩膜材料层。11.根据权利要求9或10所述的一种LED外延结构的制作方法，其特征在于:所述形成掩膜材料层方法为:采用小角度(< 15° )的镀膜沉积方法，避免在V型坑内形成。
【专利摘要】本发明提供一种LED外延结构及制作方法，从下至上依次包括：衬底、第一导电类型半导体层、超晶格、具有V型坑的多量子阱层、空穴注入层以及第二导电类型半导体层，其特征在于：所述空穴注入层呈双六角锥，填满所述V型坑并嵌入第二导电类型半导体层。
【IPC分类】H01L33/00, H01L33/14
【公开号】CN105355741
【申请号】CN201510729267
【发明人】张洁, 朱学亮, 杜成孝, 刘建明, 徐宸科
【申请人】厦门市三安光电科技有限公司
【公开日】2016年2月24日
【申请日】2015年11月2日