半导体器件的制作方法
【专利说明】半导体器件
[0001]发明背景
1.发明领域
[0002]本发明涉及半导体器件，尤其涉及设有驱动电路以在高侧驱动开关元件的功率集成电路(功率1C)。
2.
【背景技术】
[0003]在大多低容反相器中，为了驱动形成用于功率转换的桥式电路的开关元件，高击穿电压IC(HVIC)被用作半导体器件。该高击穿电压1C通常设有电路，诸如高侧驱动电路、低侧驱动电路、电平移位电路和控制电路。该高击穿电压1C，响应输入至其输入端的信号，从其输出端输出驱动信号，该驱动信号被输入至开关元件的栅极，并通过开启和关闭该元件来驱动开关元件。在功率转换的桥式电路中，在高侧驱动电路中的开关元件通过从高击穿电压1C接收信号操作，而功率转换由该高击穿电压1C实现。
[0004]高侧驱动电路由CMOS (互补M0S)电路形成，该电路具有被连接成彼此互补的p沟道M0SFET (绝缘栅场效应晶体管)和η沟道MOSFET。ρ沟道M0SFET形成在被设置于ρ型半导体衬底的表层部中的η阱区域中。η沟道MOSFET形成在被设置于η阱区域的表层部中的Ρ阱区域中。
[0005]驱动高侧电路的高侧驱动电路以电压VS作为基准电压，电压VB作为供电电压进行操作，以在从电平移位电路接收的信号的基础上从输出端输出驱动信号。电压VB是供至高击穿电压1C的最高电压，在不受噪声影响的正常状态下，该电压通过自举电容等保持比电压VS高约15V。
[0006]电压VS是功率转换的桥式电路中高电压侧开关元件和低电压侧开关元件连接点处(输出节点部分)的电压。电压VS虽功率转换过程而不同，在0伏和数百伏之间，有时是负电压。
[0007]在这样的高击穿电压1C中，各种噪声被输入其中，这是由开关元件的操作产生的。因此，设计一种承受类似噪声而不引起故障和失效的高击穿电压1C是十分重要的。为增强抗噪能力，需要抑制寄生元件的工作，并且，特别地，抑制形成于直接在高侧区域(在高电压侧开关元件驱动电路周围)下方衬底的纵向方向上的寄生元件的工作是重要的。这是因为形成在衬底纵向方向上的寄生元件具有使大电流简单流入其中的巨大面积。
[0008]在JP-A-2004-47937中，公开一种技术:其通过在ρ型半导体衬底和η型半导体层之间提供η型高浓度杂质填埋层来抑制寄生ρηρ晶体管的工作。
[0009]在W02014/058028中，公开一种技术:其通过在η型阱区提供ρ沟道MOSFET进行钳位来抑制由于负电压冲击引起的寄生ρηρ晶体管工作。
[0010][专利文档]
[0011][专利文档1] JP-A-2004-47937
[0012][专利文档2]W02014/058028
[0013]本发明的目的是提供一种新的半导体器件，该半导体器件抑制了在高侧驱动电路形成区中的寄生双极性晶体管的工作。
发明概要
[0014]为实现该目的，根据本发明形式的半导体器件的要点在于，该器件包括第一导电型的第一阱区，该第一阱区被施加第一电压，第二导电型的第二阱区，该第二阱区形成在第一阱区的表层部上，并且被施加第二电压，其中第二电压与第一电压不同；以及第一导电型的电荷提取区，该电荷提取区形成在第二阱区的表层部上，并且被施加第一电压。
[0015]根据本发明，提供了一种半导体器件，该半导体器件抑制了寄生双极性晶体管的工作。
【附图说明】
[0016]图1是示出了一种根据本发明第一实施例的半导体器件的示意配置的电路图。
[0017]图2是示出了一种根据本发明第一实施例的半导体器件的的原理部分中高侧形成区域中半导体区的布局的平面图。
[0018]图3是示出了沿着图2中直线Ila-1Ia剖取的横截面结构的横截面图；
[0019]图4是示出了一种根据本发明第二实施例的半导体器件的原理部分中横截面结构的横截面图。
[0020]图5是示出了一种根据本发明第三实施例的半导体器件的原理部分中横截面结构的横截面图。
[0021]图6是示出了一种根据本发明第四实施例的半导体器件的示意配置的电路图；以及
[0022]图7是示出了一种采用根据本发明第四实施例的半导体器件的降压型转换器的示意配置的电路图。
实施例说明
[0023]以下，根据本发明实施例的半导体器件将会参照附图被详细地说明。
[0024]在本说明书的说明中，“主电极区(main electrode reg1n) ”表示具有低电阻率的半导体区域，该半导体区域是场效应晶体管(FET)或静电感应晶体管(SIT)的源极区或漏极区。“主电极区(main electrode reg1n) ”表示具有低电阻率的半导体区域，该半导体区域是IGBT中的发射极区和集电极区之一。因此，“主电极区(main electrode reg1n) ”的具体名称取决于在其中提供该“区域(reg1n) ”的“半导体器件(semiconductor device)”的类型。更具体而言，当“半导体区域之一(semiconductor reg1n which is to be one)，，被定义为“第一主电极区(first main electrode reg1n) ”时，“其他半导体区域(theother semiconductor reg1n)，，成为“第二主电极区(second main electrode reg1n)，，。也就是说，“第二电极区(second electrode reg1n) ”表示不是FET或SIT中的第一主电极区的、源极区或漏极区的半导体区域，并且表示不是IGBT中的第一主电极区的、发射极区或集电极区的半导体区域。在每个以下的实施例中，会通过考虑采用绝缘栅场效应晶体管的功率1C进行说明。这样，其中的每个源极区将被称为“第一主电极区(first mainelectrode reg1n) ”，而每个漏极区将被称为“第二主电极区(second main electrodereg1n)”。
[0025]考虑到每个以下的实施例，将会在该情况下进行说明，其中以第一导电型是n型，而第二导电型式Ρ型为例。然而，导电类型可以相反的关系进行选择，即第一导电型是Ρ型，而第二导电型是η型。
[0026]此外，在说明书和附图中，以字母“η”开头的层或区域名称表示在该层或区域中电子是主要载流子，而以字母“Ρ”开头的层或区域的名称表示在该层或区域中空穴是主要载流子。另外，附于“η”或“ρ”字母开头的符号“ + ”表示在该层或区域中的杂质浓度比没有符号的层或区域更高，而附于“η”或“ρ”字母开头的符号表示在该层或区域中的杂质浓度比没有符号的层或区域更低。
[0027]另外，在实施例的说明和附图中，相似的排布会被标以相同的引用数字和符号，而其多余的说明会被省略。另外，出于使绘出的项目易于看见并易于理解的目的，在实施例会参照其进行说明的附图中，附图既不按准确的缩放比例也不按准确的尺寸比例绘制。本发明不仅限于在以下部分中说明的第一至第四实施例的描述，除非该描述背离本发明的精神和范围。
[0028](第一实施例)
[0029]图1是示出了一种根据本发明第一实施例的半导体器件40的示意配置的电路图。
[0030]如在图1中所示，根据本发明第一实施例的半导体器件40是设有控制电路31、电平移位电路32、高侧驱动电路33和低侧驱动电路(未示出)的功率1C。半导体器件40是，例如，作为驱动对象为功率转换桥式电路的一个相位驱动功率转换部分50的功率1C。
[0031]功率转换部分50用串联连接的高电压侧开关元件S1和低电压侧开关元件S2形成的高侧电路。高电压侧开关元件S1和低电压侧开关元件S2中的每个都由诸如IGBT或MOSFET之类的有源元件形成。高电压侧开关元件S1具有被反向并联连接于此的续流二极管FWD1，而低电压侧开关元件S2具有被反向并联连接于此的续流二极管FWD2。
[0032]高电压侧开关元件S1和低电压侧开关元件S2在处于高电压的主供电电源HV(正极侧)和主供电电源的负极侧的地GND之间被串联连接。VS端43，电压VS作为第二电压被施加于其上，被连接至高电压侧开关元件S1和低电压侧开关元件S2的连接点51。连接点51是功率转换桥式电路的一个相位的功率转换部分50的输出点，例如，诸如马达之类的负载被连接至该点。
[0033]当半导体器件40工作时，共同形成高侧电路的高电压侧开关元件S1和低电压