功率器件的终端结构及其制造方法
【技术领域】
[0001]本发明涉及一种半导体集成电路制造领域，特别是涉及一种功率器件的终端结构。本发明还涉及一种功率器件的终端结构的制造方法。
【背景技术】
[0002]现有的功率器件为了保证器件的耐高压特性，会在产品的外圈做终端保护环，确保不会发生产品边缘的横向击穿。终端环的设计只是对产品边缘横向压降的保护，对产品的功能来说没有其他的贡献。终端的设计对产品的性能影响很大，是体现功率器件设计能力的主要评价方面。
[0003]如图1所示，是现有功率器件的芯片结构示意图；虚线102至103之间为划片道区域，虚线101至102之间为功率器件的终端结构区域，终端结构成环状结构，也故也称终端环；虚线101内部为功率器件的元胞区。元胞区为功率器件的功能区域，工作过程中会有电流流动；终端结构用于对元胞区进行边缘的横向压降保护。
[0004]在芯片设计中划片道为用用于对芯片进行切割过程中划片切割的区域，这部分区域不算在芯片面积中。现有功率器件中元胞区和终端结构同时被划片道环绕，所以现有功率器件的芯片面积要同时包括元胞区和终端结构两部分的面积。所以，终端环的大小会额外占用产品的芯片面积，提高产品的成本，在传统的设计中，耐压越高的产品，终端环占用的面积会越大。
【发明内容】
[0005]本发明所要解决的技术问题是提供一种功率器件的终端结构，能减少终端结构的芯片占用面积、降低成本，能应用于不同耐压的功率器件，能降低功率器件的设计难度。为此，本发明还提供一种功率器件的终端结构的制造方法。
[0006]为解决上述技术问题，本发明提供的功率器件的终端结构中功率器件包括元胞区和终端结构，所述功率器件形成于半导体衬底上，由划片道在所述半导体衬底上定义出所述元胞区。
[0007]在所述划片道两侧的所述半导体衬底上形成有沟槽，在所述沟槽中填充有绝缘介质层，所述终端结构的组成部分包括划片后填充于所述沟槽中的绝缘介质层。
[0008]所述终端结构的绝缘介质层的外侧在划片后完全暴露出来，所述终端结构的绝缘介质层的内侧将所述元胞区的侧面完全覆盖。
[0009]进一步的改进是，所述半导体衬底为娃衬底。
[0010]进一步的改进是，在所述半导体衬底表面形成有外延层，所述元胞区的漂移区由所述外延层形成，所述沟槽的深度为所述外延层深度的80%到120%之间。
[0011]进一步的改进是，所述绝缘介质层的组成材料为二氧化硅或氮化硅或氮氧化硅。
[0012]进一步的改进是，所述沟槽的数量为一个，且所述沟槽的宽度为10微米以上，使划片后的所述终端结构的绝缘介质层的横向厚度为10微米以上。
[0013]或者，所述沟槽的数量为一个以上，多个所述沟槽之间并列排列，多个所述沟槽之间的所述半导体衬底通过氧化或氮化的方法转换为所述绝缘介质层，各所述沟槽中的区域通过淀积工艺、氧化工艺或氮化工艺形成所述绝缘介质层，横向拼接形成的所述绝缘介质层的横向厚度要求满足使划片后的所述终端结构的绝缘介质层的横向厚度为10微米以上。
[0014]进一步的改进是，所述终端结构全部由划片后填充于所述沟槽中的绝缘介质层的组成；所述功率器件的芯片设计中不需放入所述终端结构而全部由所述元胞区组成。
[0015]为解决上述技术问题，本发明提供的功率器件的终端结构的制造方法的功率器件包括元胞区和终端结构，包括如下步骤:
[0016]步骤一、提供一半导体衬底，由划片道在所述半导体衬底上定义出功率器件的元胞区。
[0017]步骤二、在所述划片道两侧的所述半导体衬底上形成沟槽。
[0018]步骤三、在所述沟槽中填充绝缘介质层。
[0019]步骤四、沿着所述划片道进行划片，所述终端结构的组成部分包括划片后填充于所述沟槽中的绝缘介质层；所述终端结构的绝缘介质层的外侧在划片后完全暴露出来，所述终端结构的绝缘介质层的内侧将所述元胞区的侧面完全覆盖。
[0020]本发明通过在划片道两侧形成沟槽并在沟槽中填充绝缘介质层作为终端结构的组成部分，能减少终端结构占用由划片道定义的芯片区域的面积或能使终端结构不占用芯片区域的面积，使得用于形成元胞区的芯片区域的面积增加或使芯片区域的面积都用于形成元胞区，所以本发明能减少终端结构的芯片占用面积、降低成本。
[0021]另外，本发明采用由沟槽填充的绝缘介质层组成的终端结构还能能应用于不同耐压的功率器件，对功率器件的产品的设计只需集中在芯片内部的元胞上，终端结构采用划片道内形成的统一结构即可，从而能降低功率器件的设计难度和工艺加工难度，对产品的均一性，稳定性以及良率的提升都有显著改善。
【附图说明】
[0022]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0023]图1是现有功率器件的芯片结构示意图；
[0024]图2是本发明实施例功率器件的芯片划片前结构示意图；
[0025]图3是本发明实施例功率器件的芯片划片后结构示意图。
【具体实施方式】
[0026]如图2所示，是本发明实施例功率器件的芯片划片前结构示意图；如图3所示，是本发明实施例功率器件的芯片划片后结构示意图。本发明实施例功率器件包括元胞区1和终端结构3，所述功率器件形成于半导体衬底上，较佳选择为，所述半导体衬底为硅衬底。由划片道2在所述半导体衬底上定义出所述元胞区1 ;由图2所示可知，划片道2的宽度即为所述元胞区1之间的间距D1。
[0027]在所述划片道2两侧的所述半导体衬底上形成有沟槽，在所述沟槽中填充有绝缘介质层，所述终端结构3的组成部分包括划片后填充于所述沟槽中的绝缘介质层。较佳选择为，所述绝缘介质层的组成材料为二氧化硅或氮化硅或氮氧化硅。在所述半导体衬底表面形成有外延层，所述元胞区1的漂移区由所述外延层形成，所述沟槽的深度为所述外延层深度的80%到120%之间。
[0028]如图3所示，所述终端结构3的绝缘介质层的外侧在划片后完全暴露出来，所述终端结构3的绝缘介质层的内侧将所述元胞区1的侧面完全覆盖。
[0029]所述沟槽的数量为一个，且所述沟槽的宽度为10微米以上，使划片后的所述终端结构3的绝缘介质层的横向厚度为10微米以上；
[0030]或者，所述沟槽的数量为一个以上，多个所述沟槽之间并列排列，多个所述沟槽之间的所述半导体衬底通过氧化或氮化的方法转换为所述绝缘介质层，各所述沟槽中的区域通过淀积工艺、氧化工艺或氮化工艺形成所述绝缘介质层，横向拼接形成的所述绝缘介质层的横向厚度要求满足使划片后的所述终端结构3的绝缘介质层的横向厚度为10微米以上。
[0031]本发明实施例中，所述终端结构3全部由划片后填充于所述沟槽中的绝缘介质层的组成；所述功率器件的芯片设计中不需放入所述终端结构3而全部由所述元胞区1组成，这样终端结构3完全不会占用芯片面积，由于面积的减少能增加芯片集成度，而芯片集成度的增加能降低成本，所以本发明实施例能降低成本；同时，本发明实施例的终端结构3由填充由沟槽中的绝缘介质层组成