具有源极/漏极的半导体器件及其制造方法
【专利说明】具有源极/漏极的半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2014年9月29日在韩国知识产权局提交的韩国专利申请N0.10-2014-0130492的优先权，该申请的公开以引用方式全文并入本文中。
技术领域
[0003]本发明构思涉及一种具有源极/漏极的半导体器件及其制造方法。
【背景技术】
[0004]近来，半导体器件在移动装置中用于存储。对于这样的应用，要使半导体器件最小化，以实现薄而轻便的移动装置。
[0005]半导体器件尺寸的减小会导致由源极/漏极的过度侧向生长造成的有源鳍的相邻源极/漏极相互接触。这会导致由电流路径的增大和接触面积的减小带来的电阻的增大。
【发明内容】
[0006]根据本发明构思的一个示例性实施例，提供一种半导体器件如下。有源鳍从衬底突起，沿着一个方向延伸。栅极结构与该有源鳍的第一区域交叉。源极/漏极布置在该有源鳍的第二区域上。该源极/漏极包括上表面以及竖直侧表面。竖直侧表面实质上平行于有源鳍的侧表面。
[0007]根据本发明构思的一个示例性实施例，提供一种半导体器件如下。衬底具有包括第一区域和第二区域的有源鳍。栅电极与有源鳍的第一区域交叉，该栅电极覆盖有源鳍的第一区域的至少一侧。与栅电极相邻的源极/漏极布置在有源鳍的第二区域上。插塞连接至源极/漏极。源极/漏极包括上表面和竖直侧表面。竖直侧表面实质上平行于有源鳍的侧表面。
[0008]根据本发明构思的一个示例性实施例，提供了一种半导体器件。多个有源鳍彼此分离。每个有源鳍从衬底突起并与其他有源鳍平行地延伸。栅电极与多个有源鳍交叉。每个源极/漏极布置在多个有源鳍的相应有源鳍的一部分上。栅电极不与每个有源鳍的所述部分交叉。每个辅助接触层围绕相应的源极/漏极。每个源极/漏极包括上表面以及位于与相应有源鳍的侧表面相对的方向上的竖直侧表面。
[0009]根据本发明构思的一个示例性实施例，提供一种制造半导体器件的方法如下。形成从衬底突起并沿着一个方向延伸的有源鳍。形成栅极结构，使其与有源鳍的第一区域交叉。利用晶体生长将源极/漏极形成在有源鳍的第二区域上，从而使源极/漏极包括上表面和侧表面。所述侧表面实质上平行于有源鳍的侧表面。
[0010]根据本发明构思的一个示例性实施例，提供一种半导体器件如下。第一有源鳍邻近第二有源鳍。栅极结构与第一有源鳍和第二有源鳍交叉。第一源极/漏极布置在第一有源鳍的上部之上。第二源极/漏极布置在第二有源鳍的上部之上。第二源极/漏极与第一源极/漏极分离。源极/漏极接触件沿着栅极结构延伸而布置在第一源极/漏极和第二源极/漏极上。第一源极/漏极的第一竖直侧表面实质上平行于第二源极/漏极的第二竖直侧表面。第一竖直侧表面与第二竖直侧表面相对。
【附图说明】
[0011]通过参照附图对本文的示例性实施例进行详细描述，本发明构思的以上和其他特征将变得更加清楚，其中:
[0012]图1是根据本发明构思的一个示例性实施例的半导体器件的透视图；
[0013]图2是图1沿着Y方向的线1-1’截取的剖视图；
[0014]图3是图1沿着X方向的线11-11’截取的剖视图；
[0015]图4是根据本发明构思的一个示例性实施例的暴露出源极/漏极的图1的半导体器件的透视图；
[0016]图5A至图5E是根据本发明构思的一个示例性实施例的半导体器件的源极/漏极接触件与辅助接触层之间的多种不同的接触形式的剖视图；
[0017]图6是根据本发明构思的一个示例性实施例的半导体器件中的源极/漏极的剖视图；
[0018]图7是根据本发明构思的一个示例性实施例的半导体器件的透视图；
[0019]图8是图7沿着Y方向的线II1-1II’截取的剖视图；
[0020]图9是图7中示出的源极/漏极沿着X方向的线IV-1V’截取的剖视图；
[0021]图10是根据本发明构思的一个示例性实施例的暴露出源极/漏极的图7的半导体器件的透视图；
[0022]图11A和图11B是有源鳍的剖视图；
[0023]图12是根据本发明构思的一个示例性实施例的半导体器件的透视图；
[0024]图13是图12的半导体器件沿着X方向上的线V-V’截取的剖视图；
[0025]图14是图12的栅极结构沿着X方向上的线V1-VI’截取的剖视图；
[0026]图15是不含源极/漏极接触件的图12的半导体器件的透视图；
[0027]图16是根据本发明构思的一个示例性实施例的半导体器件的透视图；
[0028]图17至图34是示出根据本发明构思的一个示例性实施例的制造半导体器件的方法的工艺流程的剖视图；
[0029]图35至图40是示出根据本发明构思的一个示例性实施例的制造半导体器件的方法的工艺流程的剖视图；
[0030]图41是根据本发明构思的一个示例性实施例的存储装置的等效电路示图；
[0031]图42是根据本发明构思的一个示例性实施例的图41的存储装置的布局；
[0032]图43和图44是沿着图42所示的线1_1’和11-11’截取的示意性剖视图；
[0033]图45是具有根据本发明构思的一个示例性实施例制造的半导体器件的半导体模块；以及
[0034]图46和图47是具有根据本发明构思的一个示例性实施例的半导体器件的电子系统的框图。
【具体实施方式】
[0035]下面将参照附图详细描述本发明构思的各示例性实施例。然而，本发明构思可以按照多种不同的形式实施，而不应理解为限于本文阐述的各实施例。为清晰起见，在附图中会放大层和区域的厚度。应当理解，当一个元件被称作“位于”另一元件或衬底“之上”时，它可以直接位于另一元件或衬底之上，也可以存在中间层。还应当理解，当一个元件被称作“耦接至”或“连接至”另一元件时，它可以直接耦接至或连接至另一元件，也可以存在中间元件。在说明书和附图中，相同的附图标记始终用于表示相同元件。
[0036]图1是根据本发明构思的一个示例性实施例的半导体器件的透视图。图2是图1沿着Y方向的线1-1’截取的剖视图。图3是图1沿着X方向的线11-11’截取的剖视图。图4是根据本发明构思的一个示例性实施例的暴露出源极/漏极的图1的半导体器件的透视图。
[0037]参照图1至图3，半导体器件100a包括衬底102a、从衬底102a的表面突起的有源鳍102b、隔离层106、栅极结构GS、利用晶体生长形成的源极/漏极114a、辅助接触层115，以及源极/漏极接触件126a。在一个示例性实施例中，有源鳍102b可以是衬底102a的一部分。隔离层106覆盖衬底102a的表面以及有源鳍102b侧表面的下部。半导体器件100a还包括层间绝缘层116和保护层124，层间绝缘层116覆盖隔离层106和辅助接触层115，保护层124覆盖层间绝缘层116的上部并围绕源极/漏极接触件126a。
[0038]有源鳍102b与栅极结构GS垂直交叉。源极/漏极114a围绕在不与栅极结构GS交叉的有源鳍102b的两侧。每个辅助接触层115覆盖各自的源极/漏极114a。各源极/漏极接触件126a与各自的对应于各源极/漏极114a的辅助接触层115接触。
[0039]衬底102a可以包括{100}/〈110〉衬底或{110}/〈110〉衬底。如果衬底102a包括{100}/〈110〉衬底，则有源鳍102b的侧表面102bs为{110}表面，并且其上表面102bt为{100}表面。如果衬底102a包括{110}/〈110〉衬底，则有源鳍102b的侧表面102bs为{100}表面，并且其上表面102bt为{110}表面。隔离层106填充有源鳍102b之间的空间。有源鳍102b的上部从隔离层106的表面突起。
[0040]有源鳍102b可以包括与衬底102a相同的材料。例如，有源鳍102b可以是衬底102a的一部分，或者可以利用衬底102a作为晶种层，从衬底102a外延生长有源鳍102b。有源鳍102b可以被称作有源区或鳍型有源区。衬底102a可以包括硅(Si)衬底或锗硅(SiGe)衬底。隔离层106可以包括氧化硅(Si02)。
[0041]参照图2至图4，在栅极结构GS的两侧分别形成源极/漏极114a。在有源鳍102b的侧表面102bs和上表面102bt上外延形成源极/漏极114a。例如，在外延工艺中，利用有源鳍102b的侧表面102bs和上表面102bt作为晶种层，外延生长源极/漏极114a。如果衬底102a包括{100}/〈110〉衬底，则有源鳍102b的侧表面102bs包括{110}表面，并且有源鳍102b的上表面102bt包括{100}表面。可以外延生长源极/漏极114a以使得源极/漏极114a可以具有{110}表面和{111}表面。源极/漏极114a具有覆盖有源鳍102b上部的晶体表面。源极/漏极114a包括与有源鳍102b的侧表面相对的侧表面S1。例如，源极/漏极114a的侧表面S1实质上平行于有源鳍102b的侧表面102bs。源极/漏极114a包括上表面S2和下表面S4，其以预定角度相对于侧表面S1倾斜。侧表面S1可以包括{110}表面。上表面S2和下表面S4可以包括{111}表面。如果衬底102a包括{110}/〈110〉衬底，则有源鳍102b的侧表面包括{100}表面，并且有源鳍102b的上表面包括{110}表面。源极/漏极114a的侧表面S1可以包括{100}表面，并且上表面S2和下表面S4可以包括{111}表面。
[0042]源极/漏极114a可以包括硅(Si)或锗硅(SiGe)。例如，如果半导体器件100a是N型晶体管，则半导体器件100a的源极/漏极114a可以包括掺杂有N型杂质的硅(Si)晶体。如果半导体器件100a是P型晶体管，则半导体器件100a的源极/漏极114a可以包括掺杂有P型杂质的锗硅(SiGe)晶体。例如，硅(Si)晶体和锗硅(SiGe)晶体可以用于N型晶体管和P型晶体管两者。
[0043]参照图2，被源极/漏极114a围绕的有源鳍102b的各部分可以是包含杂质的源极/漏极区S/D。实质上，可以将包含杂质的有源鳍102b和围绕有源鳍102b的源极/漏极114a统称为源极/漏极区S/D。可以在更接近源极/漏极114a表面的位置提高杂质浓度。
[0044]参照图4，与有源鳍102b交叉的栅极结构GS包括栅电极120、栅电介质118以及间隔件112a。栅电介质118沿着隔离层106的上表面以及有源鳍102b的侧表面与上表面共形地形成。栅电极120与栅电介质118的表面接触。栅电介质118覆盖有源鳍102b的上表面和侧表面。栅电介质118和栅电极120中的