每一个可以包括平行于有源鳍102b的侧表面102bs和上表面102bt的侧表面和上表面。间隔件112a位于栅电极120的一侧以及与该侧相对的另一侧。间隔件112a与栅电介质118的表面接触。在这种情况下，在形成间隔件112a之后形成图1中示出的残留物112b。残留物112b和间隔件112a由实质上相同的材料形成。残留物112b位于沿着有源鳍102b的侧表面与隔离层106的表面之间的沿Y方向的边界处。残留物112b使得源极/漏极114a的下表面S4与隔离层106间隔开残留物112b的高度。稍后将参照图23和24描述残留物112b的形成。
[0045]栅电介质118可以包括高k电介质材料。高k电介质材料可以包括氧化铪(Hf02)、氧化铝(A1203)、氧化锆(Zr02)或氧化钽(Ta205)。栅电极120可以包括钨(W)或铝(A1)。间隔件112a可以包括具有低于栅电介质118的介电常数的材料。例如，间隔件112a可以包括氮化硅(SiNx)或氮氧化硅(S1xNy)。
[0046]参照图3和图4，辅助接触层115实质上覆盖了源极/漏极114a的侧表面S1、上表面S2和下表面S4。源极/漏极接触件126a与辅助接触层115接触。源极/漏极接触件126a穿过层间绝缘层116和保护层124。例如，源极/漏极接触件126a分别填充各过孔VH，其为形成在保护层124中的通孔。例如，源极/漏极接触件126a与辅助接触层115的上表面CS2和侧表面CS1接触。源极/漏极接触件126a可被称作插塞。
[0047]辅助接触层115可以包括硅化物层。硅化物层可以包括金属与硅的合金层。辅助接触层115可以包括WSi2、MoSi2、TiSi2S CoSi 2。源极/漏极接触件126a布置在沿着源极/漏极114a的侧表面和上表面形成的辅助接触层115的表面上。源极/漏极接触件126a可以以多种不同的形式与辅助接触层115接触。下面，将参照图5A至图5E描述源极/漏极接触件126a与辅助接触层115之间的接触形式。
[0048]图5A至图5E是根据本发明构思的一个示例性实施例的半导体器件的源极/漏极接触件与辅助接触层之间的多种不同的接触形式的剖视图。
[0049]参照图5A，每个源极/漏极接触件126a以关于有源鳍102b对称的形式与辅助接触层115接触。例如，在辅助接触层115的第一接触形式A中，源极/漏极接触件126a与辅助接触层115的上表面CS2接触。在辅助接触层115的第二接触形式B中，源极/漏极接触件126a与辅助接触层115的上表面CS2以及全部侧表面CS1接触。
[0050]参照图5B，每个源极/漏极接触件126a以关于有源鳍102b不对称的形式与辅助接触层115接触。例如，源极/漏极接触件126a与辅助接触层115的上表面CS2和辅助接触层115的一个侧表面CS1接触。在这种情况下，源极/漏极接触件126a的一部分位于辅助接触层115的上表面之上，并且源极/漏极接触件126a的另一部分位于辅助接触层115的一个侧表面CS1之上。当源极/漏极接触件126a密集排布时，这样的接触方式可以在不减少辅助接触层115与源极/漏极接触件126a之间的接触面积的情况下确保相邻源极/漏极接触件126a之间的距离。
[0051 ] 参照图5C，仅在源极/漏极接触件126a的下表面与源极/漏极114a的上表面S2和侧表面S1上部之间形成辅助接触层115a。在这种情况下，将辅助接触层115a布置在填充了源极/漏极接触件126a的过孔VH中。例如，在形成过孔VH后，通过过孔VH沉积金属。然后，对金属进行热处理，以使辅助接触层115a仅在通过过孔VH暴露的部分上形成。辅助接触层115b、115c和115d(将在下文中参照图?和5E进行描述)也可通过上述处理形成。
[0052]参照图5D，仅在源极/漏极接触件126a与源极/漏极114a的上表面S2之间形成辅助接触层115b。当形成了具有参照图5A描述的第二接触形式B的源极/漏极接触件126a时，只在源极/漏极114a的上表面S2和两个侧表面S1与源极/漏极接触件126a之间形成辅助接触层115c。
[0053]参照图5E，仅在源极/漏极114a的上表面S2和一个侧表面S1与源极/漏极接触件126a之间形成辅助接触层115d。
[0054]在半导体器件100a中，残留物112b是形成间隔件112a的材料层的剩余部分。残留物112b位于由有源鳍102b的侧表面和隔离层106的表面形成的边缘CR处。可替换地，残留物112b无需留在边缘CR处。
[0055]图6是根据本发明构思的一个示例性实施例的半导体器件中的源极/漏极的剖视图。为了便于描述，在图6中示出了源极/漏极114a、隔离层106和有源鳍102b。
[0056]参照图6，在由有源鳍102b的各侧表面和隔离层106的表面形成的边缘CR处没有余留残留物。在结晶工艺期间，可以从由有源鳍102b的侧表面和隔离层106的表面形成的边缘CR处的有源鳍102生长出源极/漏极114a的晶体表面。可以生长晶体表面S4以使其相对于隔离层106的表面具有预定角度。
[0057]在图1所示的具有残留物的半导体器件中，残留物介于源极/漏极114a与隔离层106之间，因此在有源鳍102b的侧表面和上表面上生长硅或锗硅。
[0058]下面，将描述这样的情形:有源鳍102b部分地凹进，并使用晶体生长来在有源鳍102b的凹进表面上形成源极/漏极。
[0059]图7是根据本发明构思的一个示例性实施例的半导体器件的透视图。图8是图7沿着Y方向的线II1-1II’截取的剖视图。图9是图7中示出的源极/漏极沿着X方向的线IV-1V’截取的剖视图。图10是根据本发明构思的一个示例性实施例的暴露出源极/漏极的图7的半导体器件的透视图。
[0060]参照图7至图10，半导体器件100b包括衬底102a、从衬底102a的表面突起的有源鳍102b、隔离层106、栅极结构GS、利用晶体生长形成的源极/漏极114b、围绕源极/漏极114b的辅助接触层115，以及与辅助接触层115接触的源极/漏极接触件126a。在一个示例性实施例中，有源鳍102b可以是衬底102a的一部分。隔离层106覆盖衬底102a的表面以及有源鳍102b的各个侧表面的一部分。半导体器件100b还包括覆盖隔离层106和辅助接触层115的层间绝缘层116，以及覆盖层间绝缘层116的上部并围绕源极/漏极接触件126a的保护层124。
[0061]衬底102a可以包括硅(Si)衬底或锗硅(SiGe)衬底。栅极结构GS可以包括栅电介质118、栅电极120和间隔件112a。
[0062]参照图8、图9和图10，栅极结构GS与有源鳍102b交叉。有源鳍的两侧凹进，从而使与栅极结构GS交叉的有源鳍102b的第一上表面高于作为有源鳍102b的凹进表面的第二上表面。有源鳍102b的凹进上表面102brt位于与隔离层106的上表面实质上相同的水平高度。可替换地，有源鳍102b的凹进上表面102brt高于隔离层106的上表面。为了便于描述，假设衬底102a包括{100}/〈110〉衬底。有源鳍102b的凹进上表面102brt可以包括{110}表面。当有源鳍102b凹进时，有源鳍102b的凹进侧表面102brs暴露。有源鳍102b的凹进侧表面102brs也可以包括{100}表面。
[0063]参照图8和图10，通过从有源鳍102b的凹进上表面102brt和凹进侧表面102brs进行晶体生长来形成源极/漏极114b。源极/漏极114b的晶体表面可以具有{111}表面和{100}表面。源极/漏极114b的晶体表面可以具有金刚石晶体结构，其中至少一个截面具有六边形形状。源极/漏极114b包括平行于有源鳍102b并彼此相对的各第一侧表面S1、垂直于各第一侧表面S1的第二侧表面S3以及同时接触各第一侧表面S1和第二侧表面S3的各上表面S2。第一侧表面S1面对有源鳍102b的与栅极结构GS交叉的侧表面。例如，第一侧表面S1实质上平行于有源鳍102b的侧表面。第一侧表面S1和第二侧表面S3可以包括{100}表面。上表面S2可以包括{111}表面。第二侧表面S3具有六边形形状。
[0064]参照图9和图10，辅助接触层115覆盖源极/漏极114b的全部暴露表面。辅助接触层115可以包括硅化物层。硅化物层可以包括含有WSi2、MoSi2、TiSi2S CoSi 2的金属与娃的合金层。
[0065]参照图8和图9，源极/漏极接触件126a与辅助接触层115接触。源极/漏极接触件126a穿过层间绝缘层116和保护层124。例如，源极/漏极接触件126a分别填充各过孔VH，过孔VH为形成在保护层124中的通孔。例如，源极/漏极接触件126a与辅助接触层115的上表面CS2以及侧表面CS1的上部接触。源极/漏极接触件126a可以按照参照图5A和图5B所描述的多种不同的形式与辅助接触层115接触。此外，可以按照参照图5C至图5E所描述的各种形式形成辅助接触层115。
[0066]在上述各实施例中，描述了这样的情形:形成有源鳍102b的侧表面和上表面，使其具有直角。可以按照多种不同的形式形成有源鳍102b的上部。下面将参照图11A和图11B对此进行描述。
[0067]图11A和图11B是示出有源鳍的剖视图。
[0068]参照图1、图7、图11A和图11B，栅极结构GS与有源鳍102b交叉，并且栅极结构GS具有平行于有源鳍102b的侧表面和上表面的各表面。在这种情况下，由有源鳍102b的侧表面和上表面形成的边缘可以是圆形的。与直角边缘相比，圆形边缘可以在形成栅极结构GS的过程中提供更高的阶梯覆盖率。
[0069]如图11A所示，由有源鳍102b的上表面和各侧表面形成的边缘是圆形的。可替换地，有源鳍102b的上表面可以是圆形的，如图11B所示。
[0070]这样的有源鳍102b的圆形边缘或圆形上表面会在利用晶体生长形成源极/漏极的过程中抑制半导体器件100a和100b的源极/漏极的横向晶体生长。因此，根据一个示例性实施例，可以抑制在晶体生长的早期阶段由相邻源极/漏极的融合而导致的非正常生长。此外，在器件需要独立驱动的情况下，也可以在具有高集成度的布局中确保相邻源极/漏极之间的距离。
[0071]可以将根据本发明构思的上述各实施例的半导体器件应用于外围装置以获得高输出。下面将参照附图对此进行描述。
[0072]图12是根据本发明构思的一个示例性实施例的半导体器件的透视图。图13是图12所示的半导体器件沿着X方向上的线V-V’截取的剖视图。图14是图12所示的半导体器件沿着X方向上的线V1-VI’截取的剖视图。图15是不含源极/漏极接触件的图12的半导体器件的透视图。
[0073]参照图12至图15，半导体器件100c包括衬底102a、从衬底