半导体装置及其制造方法
【技术领域】
[0001]本发明涉及半导体装置及其制造方法。
【背景技术】
[0002]作为制造半导体装置(半导体器件、半导体元件)的技术，已知有将具有欧姆特性的电极(欧姆电极)形成于半导体层的技术(例如，参照专利文献1、2)。一般地，对形成于半导体层的欧姆电极要求确保针对半导体层的紧贴性并且抑制接触电阻(Contactresistance)。
[0003]专利文献1:日本特开平7-221103号公报
[0004]以往，在形成了欧姆电极后实施干式蚀刻的情况下，存在由于因干式蚀刻而欧姆电极损伤，所以欧姆电极的接触电阻增大的技术问题。另外，为了解决这样的技术问题，在干式蚀刻之前形成保护欧姆电极的保护层的情况下，除了为了形成保护层而制造成本增大的技术问题以外，还存在为了确保形成保护层的区域(设计余量)而使半导体装置的元件尺寸增大的技术问题。此外，在半导体装置及其制造方法中，希望节省资源化、提高使用的便利性、提高耐久性等。
【发明内容】
[0005]本发明是为了解决上述的技术问题的至少一部分而提出的，能够作为以下的方式来实现。
[0006](1)根据本发明的一个方式，提供一种半导体装置。该半导体装置具备:半导体层；第一电极，其与上述半导体层的一部分欧姆接触；绝缘膜，其以从上述半导体层上遍及上述第一电极上的方式形成，上述绝缘层在比上述第一电极的外缘端靠内侧具有开口部；第二电极，其在与上述第一电极不同的位置，形成在上述绝缘膜以及上述半导体层的至少一方上；以及第三电极，其由与构成上述第二电极的成分相同的成分构成，经过上述开口部形成在上述第一电极上，并且以从上述第一电极上遍及到在上述绝缘膜上的比上述第一电极的上述外缘端靠内侧的方式形成。根据该方式，能够应用通过干式蚀刻将以从绝缘膜上遍及到第一电极上的方式形成的电极层分割为第二电极和第三电极的制法。通过应用这样的制法，由于能够通过绝缘膜以及第三电极保护第一电极免受干式蚀刻影响，所以能够充分确保第一电极的欧姆特性。另外，由于通过绝缘膜覆盖第一电极的外缘端，所以与利用第三电极完全覆盖第一电极的情况相比，能够抑制由形成第二电极的设计余量引起的元件尺寸的扩大。因此，能够实现制造成本的抑制以及元件的微细化，并且能够充分确保第一电极的欧姆特性。
[0007](2)在上述方式的半导体装置中，上述绝缘膜也可以包含:第一绝缘层，其以从上述半导体层上遍及到上述第一电极上的方式形成；和第二绝缘层，其形成在上述第一绝缘层上。根据该方式，通过第一绝缘层的特性与第二绝缘层的特性的组合，能够实现对绝缘膜要求的特性(例如，界面态、漏电电流、介电常数等)。
[0008](3)在上述方式的半导体装置中，上述绝缘膜也可以包含:第一绝缘层，其形成在上述半导体层上；和第二绝缘层，其以从上述第一绝缘层上遍及到上述第一电极上的方式形成。根据该方式，能够应用在形成了第一绝缘层后形成第一电极的制法。通过应用这样的制法，由于能够通过第一绝缘层从形成第一电极的处理的污染中，保护半导体层的表面，所以能够抑制随着半导体层与绝缘膜之间的界面态密度的增加的界面特性的恶化。
[0009](4)在上述方式的半导体装置中，构成上述第一绝缘层的成分也可以与构成上述第二绝缘层的成分不同。根据该方式，通过由第一绝缘层以及第二绝缘层的各成分带来的特性的组合，能够实现对绝缘膜要求的特性。
[0010](5)在上述方式的半导体装置中，也可以为上述第一电极是源电极，上述第二电极是棚■电极。根据该方式，沟槽 MOSFET (Metal-Oxide-Semiconductor Field-EffectTransistor:金属氧化物半导体场效应晶体管)中，实现制造成本的抑制以及元件尺寸的抑制，并且能够充分确保源电极的欧姆特性。
[0011](6)在上述方式的半导体装置中，上述半导体层包含:p型半导体层；和η型半导体层，其与上述Ρ型半导体层邻接并具有形成有上述第一电极的表面，还可以具备形成在上述Ρ型半导体层上的第四电极。根据该方式，通过第四电极能够形成主体二极管。
[0012](7)在上述方式的半导体装置中，上述第一电极也可以与上述第四电极接触。根据该方式，能够抑制由形成第四电极设计余量引起的元件尺寸的扩大。
[0013](8)在上述方式的半导体装置中，上述绝缘膜的上述开口部也可以位于比上述第四电极的外缘端靠内侧。根据该方式，由于能够通过绝缘膜从在绝缘膜形成开口部的处理中，保护与第一电极中的半导体层接触的部分，所以能够进一步抑制第一电极的接触电阻。
[0014](9)在上述方式的半导体装置中，上述半导体层也可以主要由氮化镓(GaN)构成。根据该方式，在氮化镓系的半导体装置中，实现制造成本的抑制以及元件尺寸的抑制，并且能够充分确保第一电极的欧姆特性。
[0015](10)根据本发明的一个方式，提供一种半导体装置的制造方法。该制造方法形成半导体层；形成与上述半导体层的一部分欧姆接触的第一电极；以从上述半导体层上遍及到上述第一电极上的方式形成绝缘膜；在上述绝缘膜形成开口部，上述开口部在比上述第一电极的外缘端靠内侧使上述第一电极露出；以从上述绝缘膜上遍及到上述第一电极上的方式形成电极层；通过干式蚀刻将上述电极层分割为第二电极和第三电极，上述第二电极在与上述第一电极不同的位置，形成在上述绝缘膜以及上述半导体层的至少一方上上述第三电极以从上述第一电极上遍及到在上述绝缘膜上的比上述第一电极的上述外缘端靠内侧的方式形成。根据该方式，由于能够通过绝缘膜以及第三电极从干式蚀刻中保护第一电极，所以能够充分确保第一电极的欧姆特性。另外，由于通过绝缘膜覆盖第一电极的外缘端，所以与利用第三电极完全覆盖第一电极的情况相比，能够抑制由形成第二电极的设计余量引起的元件尺寸的扩大。因此，实现制造成本的抑制以及元件的微细化，并且能够充分确保第一电极的欧姆特性。
[0016](11)在上述方式的制造方法中，也可以在形成上述第一电极之前，作为上述绝缘膜的一部分在上述半导体层上形成第一绝缘层；在上述第一绝缘层形成使上述半导体层露出的第一开口部；在从上述第一开口部露出的上述半导体层上形成上述第一电极；以从上述第一绝缘层上遍及到上述第一电极上的方式，作为上述绝缘膜的一部分形成第二绝缘层；作为上述开口部在上述第二绝缘层形成第二开口部。根据该方式，由于能够通过第一绝缘层从形成第一电极的处理的污染中，保护半导体层的表面，所以能够抑制随着半导体层与绝缘膜之间的界面态密度的增加的界面特性的恶化。
[0017](12)在上述方式的制造方法中，也可以将形成上述第一开口部的掩模，作为形成上述第一电极的掩模来利用。根据该方式，由于能够通过自对准形成第一电极，所以能够抑制由设计余量引起的元件尺寸的扩大。另外，由于通过自对准，无需另外制作形成第一电极的掩模，所以能够抑制制造成本。
[0018]根据本申请发明，由于能够通过绝缘膜以及第三电极从干式蚀刻中保护第一电极，所以能够充分确保第一电极的欧姆特性。另外，由于通过绝缘膜覆盖第一电极的外缘端，所以与利用第三电极完全覆盖第一电极的情况相比，能够抑制由形成第二电极的设计余量引起的元件尺寸的扩大。因此，抑制制造成本以及元件尺寸，并且能够充分确保第一电极的欧姆特性。
【附图说明】
[0019]图1是示意性地表示第一实施方式的半导体装置的结构的剖视图。
[0020]图2是以保护电极为中心示意性地表示半导体装置的结构的局部剖视图。
[0021]图3是表示第一实施方式的半导体装置的制造方法的工序图。
[0022]图4是示意性地表示处于制造中途的半导体装置的结构的剖视图。
[0023]图5是示意性地表示处于制造中途的半导体装置的结构的剖视图。
[0024]图6是示意性地表示处于制造中途的半导体装置的结构的剖视图。
[0025]图7是示意性地表示处于制造中途的半导体装置的结构的剖视图。
[0026]图8是示意性地表示处于制造中途的半导体装置的结构的剖视图。
[0027]图9是示意性地表示处于制造中途的半导体装置的结构的剖视图。
[0028]图10是示意性地表示处于制造中途的半导体装置的结构的剖视图。
[0029]图11是示意性地表示第二实施方式的半导体装置的结构的剖视图。
[0030]图12是示意性地表示第三实施方式的半导体装置的结构的剖视图。
[0031]图13是表示第三实施方式的半导体装置的制造方法的工序图。
[0032]图14是示意性地表示处于制造中途的半导体装置的结构的剖视图。
[0033]图15是示意性地表示处于制造中途的半导体装置的结构的剖视图。
[0034]图16是示意性地表示处于制造中途的半导体装置的结构的剖视图。
[0035]图17是示意性地表示处于制造中途的半导体装置的结构的剖视图。
[0036]图18是示意性地表示处于制造中途的半导体装置的结构的剖视图。
[0037]图19是示意性地表示第四实施方式的半导体装置的结构的剖视图。
[0038]图20是表示第四实施方式的半导体装置的制造方法的工序图。
[0039]图21是示意性地表示第五实施方式的半导体装置的结构的剖视图。
[0040]图22是示意性地表示第六实施方式的半导体装置的结构的剖视图。
[0041]图23是示意性地表示第七实施方式的半导体装置的结构的剖视图。
[0042]图24是表示第七实施方式的半导体装置的制造方法的工序图。
[0043]图25是示意性地表示第八实施方式的半导体装置的结构的剖视图。
[0044]图26是示意性地表示第九实施方式的半导体装置的结构的剖视图。
[0045]附图标记的说明:100、100a?100g…半导体装置；110…基板；112…半导体层；114…半导体层(ρ型半导体层)；116…半导体层(η型半导体层)；117…表面；128…沟槽；130…绝缘膜;130ρ…开口端;131ρ…开口端;141…源电极;141e…外缘端;142…栅电极；143…保护电极;143e…外缘端;145…漏电极；148…电极层；200…半导体装置；230…绝缘膜；231、232…绝缘层;300、300a?300e…半导体装置;330…绝缘膜;331、332…绝缘层；392…掩模;392p…开口端;400…半导体装置；429…凹陷；430…绝缘膜;430p…开口端；441…源电极；441e…外缘端；443…保护电极；444…主体电极；444e…外缘端；500…半导体装置；530…绝缘膜；530p…开口端；541…源电极;541e…外缘端;543…保护电极；600…半导体装置；630…绝缘膜；630p…开口端；700…半导体装置；730…绝缘膜；730p…开口端；731、732…绝缘层;800…半导体装置;810…基板;812、814、816…半导体层;817…表面；828…凹陷；830…绝缘膜；831p、835p…开口端；841…源电极;841e…外缘端;842…栅电极；843…保护电极；843e…外缘端；844…保护电极；844e…外缘端；845…漏电极；845e…外缘端;900…半导体装置;930…绝缘膜;932p…开口端;942…栅电极。
【具体实施方式】
[0046]A.第一实施方式
[0047]A-1.半导体装置的结构
[0048]图1是示意性