0108]参照图27，在源极/漏极114a的表面上形成辅助接触层115。
[0109]辅助接触层115可以包括硅化物层。例如，可以通过在源极/漏极114a的表面上形成导电金属层之后执行热处理来形成硅化物层。形成导电金属层的方法可以包括原子层沉积(ALD)方法。当导电金属层可以包括钨(W)、钼(Mo)、钛(Ti)、钴(Co)等时，硅化物层可以包括WSi2、MoSi2、TiSi2S CoSi 2。在热处理中，可以将金属层的下部转化为硅化物层，同时金属层的上部保持不进行反应。硅化物层可以与源极/漏极114a的上部接触。在一个示例性实施例中，可以使用相对于硅化物层具有刻蚀选择性的湿法刻蚀工艺去除未反应的金属层。
[0110]在这种情况下，当源极/漏极114a包括锗硅(SiGe)时，该方法还可以包括:当硅层在源极/漏极114a的表面上生长至特定厚度之后，在硅层上沉积金属层。可替换地，在部分情况下，该方法还可以包括通过改变锗硅(SiGe)的浓度来生长晶体。
[0111]参照图28和图29，形成覆盖了源极/漏极114a(其上形成有辅助接触层115)的层间绝缘层116。去除第二硬掩模图案HM2以形成栅极沟槽GT。
[0112]通过去除第二硬掩模图案HM2来暴露牺牲栅极110a的表面。牺牲栅极110a的表面、间隔件112a的表面和层间绝缘层116的表面可以共面。可替换地，可以将牺牲栅极110a的表面、间隔件112a的表面和层间绝缘层116的表面形成为具有不同水平高度。层间绝缘层116可以包括氧化娃(Si02)。
[0113]通过去除牺牲栅极110a和电介质牺牲层108a来形成栅极沟槽GT。通过栅极沟槽GT暴露位于牺牲栅极110a下方的有源鳍102b。电介质牺牲层108a可用于防止在去除牺牲栅极110a的过程中破坏电介质牺牲层108a下方的有源鳍102b。因此，按顺序去除牺牲栅极110a和电介质牺牲层108a。
[0114]图32是图31所示的半导体器件沿着X方向的线1-1’截取的剖视图。图33是图31所示的半导体器件沿着Y方向的线11-11’截取的剖视图。
[0115]参照图30至图33，在栅极沟槽GT中形成栅电介质118和栅电极120。
[0116]在栅极沟槽GT中以及在通过栅极沟槽GT暴露的有源鳍102b的表面上共形地形成栅电介质118。栅电极120与栅电介质118的表面接触以填充栅极沟槽GT。栅电介质118和栅电极120包括平行于有源鳍102b的各表面的表面。栅电介质118的上表面、栅电极120的上表面以及层间绝缘层116的上表面共面。
[0117]栅电介质可以包括高k电介质材料。高k电介质材料用于栅电介质118以减少泄漏电流。高k电介质材料可以包括氧化铪(Hf02)、氧化铝(A1203)、氧化锆(Zr02)或氧化钽(Ta205)。栅电极120可以包括钨(W)或铝(A1)。
[0118]此外，在栅电介质118和栅电极120之间还可以包括缓冲层。缓冲层可以包括氮化钛(TiN)、氮化钽(TaN)等。
[0119]参照图34，形成覆盖了暴露的栅电极120的保护层124以及穿过保护层124和层间绝缘层116的过孔VH。
[0120]保护层124覆盖层间绝缘层116的表面。保护层124还覆盖栅极结构GS的表面。过孔VH穿过层间绝缘层116和保护层124。过孔VH的上表面可以具有沿着一个方向延伸的杆形。通过过孔VH暴露辅助接触层115的表面。如已经在图3和图5A中描述的那样，过孔VH以关于有源鳍102b对称的形式暴露辅助接触层115的接触区。可替换地，如已经在图5B中描述的那样，过孔VH以关于有源鳍102b不对称的形式暴露辅助接触层115的接触区。在形成过孔VH的过程中，可以使被过孔VH暴露的辅助接触层115保持不被刻蚀。可替换地，可以通过过孔VH在源极/漏极114a上形成辅助接触层115。例如，可以将辅助接触层115限制在过孔VH之内，例如像在图5C至图5E中示出的那样。此外，可以在通过过孔VH暴露的辅助接触层115的表面上注入杂质。保护层124可以包括氧化硅(Si02)。
[0121]回头参照图1，形成源极/漏极接触件126a，使其与辅助接触层115接触。每个源极/漏极接触件126a可以包括钨(W)。
[0122]图35至图40是示出根据本发明构思的一个示例性实施例的制造半导体器件的方法的工艺流程的剖视图。
[0123]由于下述过程之前的过程与参照图17至图23描述的过程相同，因此将省略这些内容。
[0124]参照图35，形成间隔件112a，并使不与牺牲栅极110a交叉的有源鳍102b凹进。
[0125]参照图23，可以在通过去除间隔件材料层112形成间隔件112a的同时去除位于牺牲栅极110a两侧的有源鳍102b。当位于牺牲栅极110a两侧的有源鳍102b凹进时，有源鳍102b可以包括凹进上表面102brt和凹进侧表面102brs。因此，可以将与栅极结构GS交叉的有源鳍102b的第一上表面形成为具有比作为有源鳍102b的凹进表面的第二上表面102brt高的水平高度。
[0126]使有源鳍102b凹进的步骤可以包括去除覆盖了有源鳍102b的间隔件材料层112。有源鳍102b的凹进上表面102brt和隔离层106的上表面可以共面。有源鳍102b的凹进上表面102brt可包括{110}表面，凹进侧表面102brs可包括{110}表面。衬底102a可包括{110}/〈110〉衬底。间隔件112a可覆盖第二硬掩模图案HM2的侧表面以及牺牲栅极110a的侧表面。
[0127]参照图35和图36，通过在有源鳍102b的各凹进上表面102brt上使用外延工艺进行晶体生长，形成源极/漏极114b。例如，从有源鳍102b的凹进上表面102brt以及有源鳍102b的凹进侧表面102brs生长源极/漏极114b。
[0128]源极/漏极114b具有金刚石形状的晶体结构。源极/漏极114b包括平行于有源鳍102b的侧表面的第一侧表面S 1、垂直于第一侧表面S1的第二侧表面S3，以及上表面S2。如果衬底102a包括{110}/〈110〉衬底，则第一侧表面S1和第二侧表面S3可以包括{100}表面。上表面S2可以包括{111}表面。第一侧表面S1处在面对与牺牲栅极110a交叉的有源鳍102b的侧表面的方向上。每个源极/漏极114b可以包括硅(Si)或锗硅(SiGe)。源极/漏极114b可包括杂质。如果半导体器件100b包括N型晶体管，则源极/漏极114b可以包括N型杂质。回头参照图8，源极/漏极114b可以是包括杂质的源极/漏极区S/D的一部分。源极/漏极区S/D可以延伸至源极/漏极114b下方的有源鳍102b。可以在源极/漏极114b中不均匀地分布杂质。例如，可以通过增大有源鳍102b的凹进表面周围的掺杂浓度来执行晶体生长。
[0129]参照图37，在源极/漏极114b的表面上形成辅助接触层115。辅助接触层115可以包括硅化物层。例如，可以在源极/漏极114b的表面上形成导电金属层之后通过执行热处理来形成硅化物层。形成导电金属层的方法可以包括ALD方法。当导电金属层可以包括钨(W)、钼(Mo)、钛(Ti)、钴(Co)等时，硅化物层可以包括WSi2、MoSi2、TiSi2SCoSi2。在热处理中，在第二硬掩模图案HM2的上表面、各间隔件112a的表面和隔离层106的表面上的金属层的上部可以保持不进行反应。可以将金属层的下部(辅助接触层115)转化为硅化物层。硅化物层可以与源极/漏极114b接触。在一个示例性实施例中，可以执行湿法刻蚀工艺去除未反应的金属层。该湿法刻蚀工艺可以具有相对于硅化物层的对金属层的刻蚀选择性。
[0130]在这种情况下，当源极/漏极114b包括锗硅(SiGe)时，该方法还可以包括:当硅层在源极/漏极114b的表面生长至预定厚度之后，在硅层上沉积金属层并对其执行硅化处理。可替换地，在部分情况下，该方法可以包括通过改变锗硅(SiGe)的浓度来生长晶体。
[0131]参照图38和图39，形成覆盖了辅助接触层115的层间绝缘层116，并去除第二硬掩模图案HM2、牺牲栅极110a和电介质牺牲层108a以形成栅电介质118和栅电极120。
[0132]层间绝缘层116覆盖辅助接触层115。回头参照图29至图31，在去除牺牲栅极110a和电介质牺牲层108a而形成的栅极沟槽GT中形成栅电介质118和栅电极120。栅电介质118和栅电极120具有与栅极沟槽GT中的有源鳍102b的相对侧表面和上表面平行的各表面。
[0133]参照图40，形成保护层124以覆盖暴露的栅电极120，并在保护层124中形成过孔VHo
[0134]保护层124覆盖层间绝缘层116的表面。保护层124覆盖栅极结构GS的表面。过孔VH穿过层间绝缘层116和保护层124。过孔VH的上表面可以具有沿着一个方向延伸的杆形。通过过孔VH暴露辅助接触层115的表面。如在图3和图5A中描述的那样，过孔VH可以以关于有源鳍102b对称的形式暴露辅助接触层115的接触区。可替换地，如在图5B中描述的那样，过孔VH以关于有源鳍102不对称的形式暴露辅助接触层115的接触区。在形成过孔VH的过程中，可以使得在其下方的辅助接触层115保持不被刻蚀。可替换地，可以通过过孔VH在源极/漏极114b上形成辅助接触层115。例如，可以将辅助接触层115限制在过孔VH之内，例如像在图5C至图5E中示出的那样。此外，可以在通过过孔VH暴露的辅助接触层115的表面上注入杂质。保护层124可以包括氧化硅(Si02)。
[0135]下面，回头参照图7，形成源极/漏极接触件126a，使其与辅助接触层115接触。源极/漏极接触件126a可以包括钨(W)。
[0136]可以通过上述过程制造半导体器件100b。还可以通过采用参照图17至图34描述的制造半导体器件的工艺形成上文在图12中描述的半导体器件100c。此外，还可以通过采用参照图35至图40描述的制造半导体器件的工艺形成上文在图16中描述的半导体器件lOOdo
[0137]可以将根据示例性实施例的半导体器件应用于多种不同的领域。例如，可以将如上所述形成的半导体器件应用于逻辑器件或存储器件。
[0138]例如，用于逻辑器件的互补金属氧化物半导体(CMOS)的N型晶体管和P型晶体管具有与上述半导体器件相同的构造。然而，为了用作P型晶体管，有源鳍102b和源极/漏极晶体包括P型杂质。另一方面，为了用作N型晶体管，有源鳍102b和源极/漏极114b包括N型杂质。例如，根据示例性实施例的具有源极/漏极的P型晶体管可以具有增强的电流驱动能力。
[0139]在将根据示例性实施例的半导体器件用于存储器件(例如，静态随机存取存储器(SRAM))的情况下，下面将参照图41、图42和图43对具有根据示例性实施例的半