五、进行体结注入并进行激活扩散在各所述栅极沟槽之间的半导体外延层中形成体结注入层。
[0033]步骤六、进行源区注入在各所述栅极沟槽之间的所述体结注入层中形成源区；所述源区的深度大于对应的所述栅极沟槽的顶部沟槽的深度;所述栅极多晶硅从侧面覆盖所述体结注入层且被所述栅极多晶硅侧面覆盖的所述体结注入层的表面用于形成连接所述源区和漏区的沟道。
[0034]步骤七、在各所述栅极沟槽的顶部沟槽中填充第一介质层。
[0035]步骤八、以相邻两个所述栅极沟槽的顶部沟槽的第一介质层为自对准条件对所述半导体外延层进行刻蚀在各所述源区的顶部形成第一接触孔的沟槽，各所述第一接触孔的沟槽底部穿过所述源区并进入到所述体结注入层中。
[0036]步骤九、进行接触孔注入在各所述第一接触孔的沟槽底部的所述体结注入层表面形成接触孔注入层。
[0037]步骤十、在各所述第一接触孔的沟槽中填充金属形成所述第一接触孔，各所述第一接触孔同时引出所述源区和所述体结注入层。
[0038I进一步的改进是，还包括:
[0039]步骤一中还包括同时在器件区域外的所述半导体外延层中形成至少一个栅极引出沟槽的步骤，在深度方向上所述栅极引出沟槽由顶部沟槽和底部沟槽叠加而成，所述栅极引出沟槽的顶部沟槽的宽度大于底部沟槽的宽度从而呈T型结构。
[0040]所述栅极引出沟槽位于所述栅极沟槽外部的所述半导体外延层中且所述栅极引出沟槽和各所述栅极沟槽相连通。
[0041]步骤二中在各所述栅极引出沟槽的侧面和底部表面也同时形成栅介质层，令该栅介质层为第二介质层。
[0042]步骤三中在各所述栅极引出沟槽中也同时完全填充所述栅极多晶硅，由填充于所述栅极引出沟槽中的所述栅极多晶硅组成第二多晶硅层。
[0043]步骤四中先采用光刻工艺形成第一光刻胶图形对所述栅极引出沟槽进行保护，然后对所述栅极多晶硅进行回刻，使回刻后所述栅极引出沟槽的顶部沟槽和底部沟槽中都填充有所述第二多晶硅层。
[0044]步骤五中进行全面的体结注入，使各所述栅极沟槽外的半导体外延层中也形成体结注入层。
[0045]步骤六中采用光刻工艺形成第二光刻胶图形对所述器件区域外的外的半导体外延层进行保护，使所述源区仅形成在各所述栅极沟槽之间的所述体结注入层中。
[0046]步骤七中采用淀积工艺同时在所述半导体外延层表面淀积第一介质层，所述第一介质层完全填充各所述栅极沟槽的顶部沟槽，且所述第一介质层的厚度大于各所述栅极沟槽的顶部沟槽的深度并延伸到各所述栅极沟槽外的所述半导体外延层和所述栅极引出沟槽的表面。
[0047]步骤八同时采用光刻形成第三光刻胶图形，所述第三光刻胶图形在所述栅极引出沟槽的顶部定义出第二接触孔的位置，所述器件区域全部打开;之后对所述第一介质层进行介质层刻蚀，该介质层刻蚀将所述器件区域中位于所述栅极沟槽顶部和所述栅极沟槽外部的所述半导体外延层表面的所述第一介质层都去除，使所述器件区域中所述第一介质层仅填充于所述栅极沟槽的顶部沟槽中；在所述器件区域外，所述介质层刻蚀将所述第二接触孔区域的所述第一介质层去除，其它区域的所述第一介质层保留并作为层间膜;之后进行接触孔刻蚀，该接触孔刻蚀同时形成所述第一接触孔的沟槽和所述第二接触孔的沟槽；所述第二接触孔的沟槽穿过形成于所述栅极引出沟槽顶部的层间膜并进入到所述第二多晶硅层中且所述第二接触孔的沟槽位于所述第二多晶硅层中的深度小于所述栅极引出沟槽的顶部沟槽的深度;通过所述栅极引出沟槽的顶部沟槽的设置使得所述第二接触孔的宽度和所述栅极引出沟槽的底部沟槽宽度无关，从而能减少所述栅极引出沟槽的底部沟槽的宽度，通过减少所述栅极引出沟槽的底部沟槽的宽度能减小所述栅极引出沟槽的底部沟槽的深度，从而能提升沟槽栅功率晶体管的击穿电压。
[0048]步骤十中形成所述第一接触孔的同时在各所述第二接触孔的沟槽中填充金属形成所述第二接触孔，各所述第二接触孔引出所述第二多晶硅层和所述栅极多晶硅。
[0049]进一步的改进是，步骤一中形成具有T型结构的所述栅极沟槽包括如下分步骤:
[0050]步骤11、在所述半导体外延层表面形成硬质掩模层；
[0051]步骤12、采用光刻工艺定义出所述栅极沟槽的形成区域；
[0052]步骤13、对所述硬质掩模层进行刻蚀将所述栅极沟槽的形成区域的所述硬质掩模层都去除；
[0053]步骤14、以所述硬质掩模层为掩模对所述栅极沟槽的形成区域的所述半导体外延层进行第一次沟槽刻蚀，所述第一次沟槽刻蚀形成的沟槽宽度和所述栅极沟槽的底部沟槽宽度相同；
[0054]步骤15、对所述硬质掩模层进行湿法腐蚀，该湿法腐蚀将所述硬质掩模层的开口扩大所述栅极沟槽的顶部沟槽所需的宽度；
[0055]步骤16、以开口扩大后的所述硬质掩模层为掩模对所述栅极沟槽的形成区域的所述半导体外延层进行第二次沟槽刻蚀，所述第二次沟槽刻蚀形成具有T型结构的所述栅极沟槽。
[0056]进一步的改进是，步骤一中形成具有T型结构的所述栅极沟槽包括如下分步骤:
[0057]步骤11、在所述半导体外延层表面形成硬质掩模层；
[0058]步骤12、采用光刻工艺同时定义出所述栅极沟槽的形成区域和所述栅极引出沟槽的形成区域；
[0059]步骤13、对所述硬质掩模层进行刻蚀将所述栅极沟槽的形成区域和所述栅极引出沟槽的形成区域的所述硬质掩模层都去除；
[0060]步骤14、以所述硬质掩模层为掩模对所述栅极沟槽的形成区域和所述栅极引出沟槽的形成区域的所述半导体外延层进行第一次沟槽刻蚀，所述第一次沟槽刻蚀在所述栅极沟槽的形成区域形成的沟槽宽度和所述栅极沟槽的底部沟槽宽度相同、所述第一次沟槽刻蚀在所述栅极引出沟槽的形成区域形成的沟槽宽度和所述栅极引出沟槽的底部沟槽宽度相同；
[0061]步骤15、对所述硬质掩模层进行湿法腐蚀，该湿法腐蚀将所述硬质掩模层的开口扩大所述栅极沟槽的顶部沟槽所需的宽度；
[0062]步骤16、以开口扩大后的所述硬质掩模层为掩模对所述栅极沟槽的形成区域和所述栅极引出沟槽的形成区域的所述半导体外延层进行第二次沟槽刻蚀，所述第二次沟槽刻蚀形成具有T型结构的所述栅极沟槽和所述栅极引出沟槽。
[0063]本发明具有如下有益技术效果:
[0064]1、本发明通过将栅极沟槽设置为顶部较宽的T型结构并在T型结构的顶部沟槽中填充介质层即第一介质层，通过对栅极沟槽的顶部沟槽的深度设置，使得后续源区源区的深度大于对应的栅极沟槽的顶部沟槽的深度;这样使得形成源区顶部的接触孔的沟槽时能够直接采用相邻的顶部沟槽的第一介质层为刻蚀时的自对准边界，在接触孔中填充金属后接触孔底部能够和源区相接触;也即本发明的接触孔的位置和宽度完全由已经填充于栅极沟槽的顶部沟槽中的第一介质层决定即通过自对准定义，不需要采用光刻工艺来定义源区顶部的接触孔的位置和宽度，这样就消除了现有技术中通过光刻工艺定义源区顶部的接触孔的位置和宽度所带来的需要设置套准冗余的技术问题，从而能够使得栅极沟槽之间的间距不受光刻工艺的精度的限制，从而能使得栅极沟槽的间距能够得到缩小；而由于每一个栅极沟槽的两个侧面都能形成对应的沟道，栅极间距缩小后也就意味着沟道密度能够得到增加，沟道密度的增加能够降低器件的导通电阻。另外，节省一次源区接触孔的光刻，能够节约光刻所带来的工艺成本，所以工艺成本会降低。
[0065]2、本发明对栅极引出沟槽也同样做T型结构，这样只需要使栅极引出沟槽的顶部的宽度较大、通过较大的顶部沟槽来满足设置接触孔的尺寸要求即可;而栅极引出沟槽的底部沟槽并不需要按照设置接触孔的要求增加，也即本发明的栅极引出沟槽的底部沟槽能够保持较小的宽度，栅极引出沟槽的底部沟槽的宽度的减小也使得栅极引出沟槽的深度会降低，栅极引出沟槽的深度的降低，能够使得栅极引出沟槽底部和栅极沟槽底部的耐压能力根据均匀一致，消除了现有技术中栅极引出沟槽过深时会出现在栅极引出沟槽底部首先击穿的技术问题，所以本发明能提升击穿电压。
[0066]3、由于本发明的栅极沟槽和栅极引出沟槽都是采用T型结构，且分别取得的提高沟道密度和提升击穿电压的技术效果，相同的T型结构使得栅极沟槽和栅极引出沟槽的形成工艺能够集成在一起，具有较低的工艺成本;或者说采用相同的工艺结构后会同时取得两个方面的技术效果。
【附图说明】
[0067]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0068]图1是现有沟槽栅功率晶体管的结构示意图；
[0069]图2是本发明实施例沟槽栅功率晶体管的结构示意图；
[0070]图3A-图3T是本发明实施例沟槽栅功率晶体管的制造方法各步骤中的结构示意图。
【具体实施方式】
[0071]如图2所示，是本发明实施例沟槽栅功率晶体管的结构示意图；本发明实施例沟槽栅功率晶体管包括:
[0072]形成于半导体外延层2的器件区域中的多个栅极沟槽，各所述栅极沟槽沿宽度方向平行排列，在深度方向上各所述栅极沟槽由顶部沟槽和底部沟槽叠加而成，各所述栅极沟槽的顶部沟槽的宽度大于底部沟槽的宽度从而呈T型结构；
[0073]在各所述栅极沟槽的侧面和底部表面形成有栅介质层3，在各所述栅极沟槽的底部沟槽中填充