两列的浮动闸极(FG) 5233、5234，其等效极性为正电。
[0094]进行写入“O”操作，例如对非挥发性内存元件2、3、4字符线582进行写入“O”操作，在源极区5012，施以5至6V的电压，在耦合控制闸极(CG) 5242，施以9V的电压，在汲极区202，施以OV的电压，而在选择闸极(SG)5223，施以约IV的电压，此时藉由热电子注入机制，电子将由信道中之高电场区域穿隧进入浮动闸极(FG) 5233，最后浮动闸极(FG) 5233的等效极性为负电。
[0095]进行读取操作，例如对非挥发性内存元件2、3、4字符线582进行读取操作，在源极区5012，以及耦合控制闸极(CG) 5242，施以OV的电压(或耦合控制闸极(CG) 5242亦可施以Vcc的电压，此Vcc为内存电路之供给电压值，例如0.18微米制程下，此电压通常为1.8V)，在汲极区202，施以约IV的电压，而在选择闸极(SG) 5223，施以Vcc的电压。此时，其选择闸极(SG)5223下方的通道区203为导通状态。
[0096]假设非挥发性内存元件2、3、4字符线582的储存状态为“0”，即浮动闸极(FG)5233的等效极性为负电，则通道的电流大小几乎为O;另一方面，假设非挥发性内存元件2、3、4字符线582的储存状态为“I”，亦其浮动闸极(FG)5233的等效极性为正电，此时通道存在电流，大小约为30μΑ。藉由侦测通道区203的电流大小，即可得知非挥发性内存元件2、3、4的储存内容。
【主权项】
1.一种非挥发性内存元件的制作方法，其特征在于，步骤包括: (1)提供一基底； (2)在所述基底上形成一基底介电层； (3)在所述基底介电层上形成一第一多晶硅层； (4)在所述基底介电层及第一多晶硅层上定义一第一图案开口及一第二图案开口； (5)在所述第一多晶硅层及所述基底介电层上形成一衬底介电层； (6)形成一牺牲层，填入所述第一多晶硅层及所述衬底介电层在水平方向上所形成的间隔； (7)去除位于所述第一图案开口上的第一多晶硅层； (8)根据所述第一图案开口进行离子布植； (9)形成一第一覆盖介电层，氧化所述第一多晶硅层及所述基底介电层； (10)形成一第二多晶硅层，填入于所述第一图案开口在所述基底介电层上的间隔； (11)在所述第二多晶硅层上于所述第一图案开口形成一第二覆盖介电层； (12)使所述第一覆盖介电层、所述第一多晶硅层及所述衬底介电层的堆栈、以及所述第二覆盖介电层、所述第二多晶硅层及所述衬底介电层的堆栈，分别形成二镶嵌结构，且在所述基底上的二镶嵌结构之间形成一镶嵌沟槽的间隔； (13)形成一第三覆盖介电层，覆盖二镶嵌结构及所述镶嵌沟槽； (14)形成一第三多晶硅层，填入于所述第三覆盖介电层所覆盖的镶嵌沟槽； (15)在所述第三覆盖介电层上形成一耦合介电层； (16)在所述耦合介电层上选择性形成一第四多晶硅层；以及 (17)定义一第三图案开口以进行离子布植。2.如权利要求1所述的非挥发性内存元件的制作方法，其特征在于，步骤(4)更包括: (4-1)于所述第一图案开口上在所述第一多晶硅层的两侧形成一间隔物，所述间隔物是电性绝缘。3.如权利要求1所述的非挥发性内存元件的制作方法，其特征在于，步骤(6)更包括: (6-1)去除在深度方向上位于所述第一多晶硅层上表面的衬底介电层，使所述第一多晶硅层及所述衬底介电层，在深度方向上具有相同厚度及在水平方向上不重迭。4.如权利要求1所述的非挥发性内存元件的制作方法，其特征在于，步骤(9)为氧化位于所述第二图案开口上的第一多晶硅层，及氧化增厚位于所述第一图案开口上的基底介电层。5.如权利要求1所述的非挥发性内存元件的制作方法，其特征在于，于步骤(10)中填入于所述第一图案开口在所述基底介电层上所形成的第二多晶硅层是抹除闸极。6.如权利要求1所述的非挥发性内存元件的制作方法，其特征在于，步骤(11)更包括: (11-1)去除所述牺牲层，根据所述第一图案开口及所述第二图案开口，并以在所述第一多晶硅层上的第一覆盖介电层、在所述第二多晶硅层上的第二覆盖介电层及所述衬底介电层为屏蔽，去除在水平方向上所述衬底介电层上所形成的牺牲层。7.如权利要求1所述的非挥发性内存元件的制作方法，其特征在于，步骤(12)更包含去除所述衬底介电层，根据所定义所述第一图案开口及所述第二图案开口的区域光阻为屏蔽，去除所述第一图案开口及所述第二图案开口以外区域所形成的衬底介电层，以及去除所述衬底介电层下方的基底介电层。8.如权利要求1所述的非挥发性内存元件的制作方法，其特征在于，步骤(13)中形成的所述第三覆盖介电层，包括化学沉积介电层或热氧化层所形成的电子穿隧介电层。9.如权利要求1所述的非挥发性内存元件的制作方法，其特征在于，步骤(14)中，位于所述第一图案开口及所述第二图案开口之间的第三多晶硅层形成浮动闸极。10.如权利要求1所述的非挥发性内存元件的制作方法，其特征在于，步骤(14)更包括: (14-1)去除所述第三多晶硅层一部分，利用微影术在光阻上定义图案为屏蔽，去除靠近所述第一多晶硅层及远离所述第二多晶硅层的第三多晶硅层。11.如权利要求1所述的非挥发性内存元件的制作方法，其特征在于，定义一第一介电层，包括位于所述基底上所形成的第三覆盖介电层，及以位于所述镶嵌沟槽下所形成的基底介电层。12.如权利要求1所述的非挥发性内存元件的制作方法，其特征在于，定义一第二介电层，包括分别位于所述镶嵌沟槽之上表面及侧墙所形成的第三覆盖介电层，且所述第二介电层包覆所述抹除闸极及所述选择闸极。13.一种非挥发性内存元件，其特征在于，包括: 一基底，在靠近所述基底的表面形成一源极区及一汲极区，所述源极区及所述汲极区间隔一通道区； 一第一介电层，形成于所述基底上，及所述第一介电层上形成一抹除闸极、一选择闸极及一浮动闸极，且在深度方向上所述抹除闸极位于所述源极区上方以及所述选择闸极及所述浮动闸极位于所述通道区的投影上方； 一第二介电层，形成于所述第一介电层上，且包覆所述抹除闸极及所述选择闸极，及所述浮动闸极位于相邻所述第二介电层之间； 一耦合介电层，凹凸起伏覆盖于所述第二介电层及所述浮动闸极上；以及 一耦合闸极，形成于所述耦合介电层上； 其中，所述第一介电层于所述第一图案开口具有一第一厚度，且所述第一介电层在深度方向上分别于所述浮动闸极的投影下方具有一第二厚度以及于所述选择闸极的投影下方具有一第三厚度； 其中，所述第一厚度大于所述第二厚度及所述第二厚度大于所述第三厚度。14.如权利要求13所述的非挥发性内存元件，其特征在于，在所述第二介电层及所述选择闸极之间形成一第一覆盖介电层，及在所述第二介电层及所述抹除闸极之间形成一第二覆盖介电层;所述第一覆盖介电层具有一第一覆盖厚度及所述第二覆盖介电层具有一第二覆盖厚度，并且所述第一覆盖厚度大于所述第二覆盖厚度。15.如权利要求13所述的非挥发性内存元件，其特征在于，还包括一形成于所述汲极区上的位线连接，所述位线连接贯穿所述第一介电层及所述耦合介电层，且在深度方向上远离所述基底以作为外部连接。16.如权利要求13所述的非挥发性内存元件，其特征在于，所述第二介电层位于所述抹除闸极及所述选择闸极的两侧，是分别朝远离所述抹除闸极及所述选择闸极中心的方向所形成。17.如权利要求13所述的非挥发性内存元件，其特征在于，所述耦合介电层是连续凹凸起伏位于所述抹除闸极、所述浮动闸极及所述选择闸极的投影上方，并且在所述浮动闸极上形成的耦合介电层，是在深度方向上靠近所述第一介电层。18.如权利要求13所述的非挥发性内存元件，其特征在于，所述第一介电层上具有一第二图案开口，所述第二图案开口在深度方向上是用以定义所述选择闸极。19.如权利要求13所述的非挥发性内存元件，其特征在于，所述第一介电层上具有一第三图案开口，所述第三图案开口在深度方向上是用以定义所述汲极区。20.如权利要求13所述的非挥发性内存元件，其特征在于，所述选择闸极具有一间隔物，所述间隔物形成于在所述第二图案开口上方所述选择闸极的两侧，所述间隔物是电性绝缘。
【专利摘要】本发明有关于一种非挥发性内存元件的制作方法及非挥发性内存元件。非挥发性内存元件包括基底、第一介电层、抹除闸极(EG)、浮动闸极(FG)以及选择闸极(SG)。基底具有源极区及汲极区。第一介电层形成于基底上。抹除闸极(EG)、浮动闸极(FG)及选择闸极(SG)形成于第一介电层上。另外，非挥发性内存元件还包括耦合介电层，形成于抹除闸极(EG)、浮动闸极(FG)及选择闸极(SG)之间以及上方；以及形成于耦合介电层上的耦合闸极(CG)。
【IPC分类】H01L21/8242, H01L21/768
【公开号】CN105514043
【申请号】CN201610013524
【发明人】范德慈, 陈志民, 吕荣章
【申请人】北京芯盈速腾电子科技有限责任公司
【公开日】2016年4月20日
【申请日】2016年1月11日