一种双栅极鳍式场效应晶体管的制备方法
【技术领域】
[0001 ]本发明涉及半导体制造技术领域，更具体地，涉及一种双栅极鳍式场效应晶体管的制备方法。
【背景技术】
[0002]在寻求更高的器件密度、更高的性能以及更低的费用的过程中，随着集成电路工艺持续发展到纳米技术工艺节点，一些制造厂商已经开始考虑如何从平面CMOS晶体管向三维鳍式场效应晶体管(FinFET)器件结构的过渡问题。FinFET是一种新型的互补式金属半导体(CMOS)晶体管，其可根据需要调节器件的阈值电压，进一步降低静态能耗(staticpowerconsumpt1n)。与平面晶体管相比，FinFET器件由于改进了对沟道的控制，从而减小了短沟道效应。
[0003]目前，FinFET通常可包括三端FinFET(3terminalFinFET，3T_FinFET)和四端FinFET(4terminal FinFET，4T_FinFET)。其中，3T_FinFET的结构中包括位于鳍(Fin)两端的源极、漏极以及横跨鳍的栅极，共计三个端头。由于Fin的三个侧面都受到栅极的控制，所以比传统的MOS结构能更好地控制有源区中的载流子，提供更大的驱动电流，因而提高了器件性能并得到了广泛应用。4T-FinFET的结构中包括位于Fin两端的源极、漏极以及位于Fin两侧相分离的二个栅极，分别是驱动栅(drive gate)和控制栅(control gate)，共计四个端头。二个栅极可以分别独立控制Fin的沟道电流，并且，通过调节控制栅可以有效改变驱动栅的阈值电压，提高器件性能。因而在实际应用中，双栅FinFET常用于要求具有低漏电流的核心逻辑电路。
[0004]4T-FinFET与3T-FinFET的区别在于4T-FinFET具有二个独立的双栅结构。因此，在制作4T-FinFET时，需要实施将4T_FinFET的二个栅极进行分开的工艺。而在运用目前的工艺将4T-FinFET的二个栅极分开后，所形成的驱动栅和控制栅具有相同的高度，因而难以进一步减少4T-FinFET有效沟道底部的漏电流。
【发明内容】
[0005]本发明的目的在于克服现有技术存在的上述缺陷，提供一种双栅极鳍式场效应晶体管的制备方法，通过在驱动栅和控制栅之间形成高度差，可以减少有效沟道底部的漏电流。
[0006]为实现上述目的，本发明的技术方案如下:
[0007]—种双栅极鳍式场效应晶体管的制备方法，包括以下步骤:
[0008]步骤S01:提供一半导体衬底，在所述半导体衬底上形成鳍结构；
[0009]步骤S02:沉积氧化物层，将鳍结构覆盖，然后平坦化至所述鳍结构露出；
[0010]步骤S03:沉积硬质掩膜层，将氧化物层和鳍结构覆盖，然后图形化，露出鳍结构其中一侧的氧化物层；
[0011]步骤S04:对露出一侧的氧化物层进行部分回刻，然后去除剩余的硬质掩膜层，使鳍结构另一侧的氧化物层露出，接着对鳍结构两侧的氧化物层同时进行部分回刻，在鳍结构两侧形成具有高度差的氧化物层；
[0012]步骤S05:在鳍结构表面形成栅极介电层，随后沉积栅极材料并图形化；
[0013]步骤S06:去除鳍结构顶部的栅极材料，在鳍结构两侧分别形成驱动栅和控制栅；其中，控制栅的高度大于驱动栅的高度。
[0014]优选地，步骤S03中，先在所述鳍结构的顶部沉积一保护层作为回刻时的停止层，然后再沉积所述硬质掩膜层。
[0015]优选地，所述保护层材料包括SiN或S1N。
[0016]优选地，所述硬质掩膜层与所述保护层采用相同材料制备。
[0017]优选地，所述硬质掩膜层材料包括SiN。
[0018]优选地，所述鳍结构两侧氧化物层的高度差不小于lnm。
[0019]优选地，所述鳍结构两侧氧化物层的高度差不小于3nm。
[0020]优选地，所述栅极材料包括多晶S1N材料或高K金属栅极材料。
[0021 ]优选地，所述氧化物层材料包括氧化硅。
[0022 ]优选地，所述栅极介电层材料包括氧化硅。
[0023]从上述技术方案可以看出，本发明通过利用两次回刻工艺，在鳍式场效应晶体管的鳍结构两侧形成具有高度差的氧化物层，使得后续在鳍结构两侧分别形成的驱动栅和控制栅双栅极结构也同样具有高度差，并通过使控制栅的高度大于驱动栅的高度，可以降低双栅极FinFET结构中有效沟道底部的漏电流。
【附图说明】
[0024]图1是本发明一种双栅极鳍式场效应晶体管的制备方法流程图；
[0025]图2?图7是本发明一较佳实施例中根据图1的方法制作一种双栅极鳍式场效应晶体管时的工艺结构示意图。
【具体实施方式】
[0026]下面结合附图，对本发明的【具体实施方式】作进一步的详细说明。
[0027]需要说明的是，在下述的【具体实施方式】中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
[0028]在以下本发明的【具体实施方式】中，请参阅图1，图1是本发明一种双栅极鳍式场效应晶体管的制备方法流程图。同时，请参阅图2?图7，图2?图7是本发明一较佳实施例中根据图1的方法制作一种双栅极鳍式场效应晶体管时的工艺结构示意图。图2?图7中形成的器件结构，可与图1中的各步骤相对应。如图1所示，本发明的一种双栅极鳍式场效应晶体管的制备方法，包括以下步骤:
[0029]如框01所示，步骤SO1:提供一半导体衬底，在所述半导体衬底上形成鳍结构。
[0030]请参阅图2。可以一半导体硅片10作为衬底，首先，可采用公知技术，在所述半导体衬底硅片10上形成鳍式场效应晶体管(FinFET)的鳍结构(Fin)ll。该鳍结构11可以形成一至多个，本发明以下将以形成一个鳍结构为例，来阐述本发明的一种双栅极鳍式场效应晶体管的制备方法。
[0031 ]如框02所示，步骤S02:沉积氧化物层，将鳍结构覆盖，然后平坦化至所述鳍结构露出。
[0032]请继续参阅图2。接下来，可采用例如CVD工艺，在半导体衬底硅片上沉积一氧化物层12，例如氧化硅层12(下同)，将鳍结构11完全覆盖。然后，可采用化学机械研磨(CMP)对氧化硅层12进行平坦化，直至所述鳍结构11的顶端露出为止。
[0033]如框03所示，步骤S03:沉积硬质掩膜层，将氧化物层和鳍结构覆盖，然后图形化，露出鳍结构其中一侧的氧化物层。
[0034]请参阅图3。接下来，可采用常规工艺，在硅片上沉积一硬质掩膜层13，将氧化硅层12和鳍结构11完全覆盖。然后，通过光刻及刻蚀工艺，对该硬质掩膜层13进行图形化，使鳍结构两侧中其中一侧、例如图示右侧的氧化硅层122露出。该侧用于后续制备控制栅。
[0035]作为一优选的实施方式，可先在所述鳍结构11的顶部沉积一保护层(图略)，作为后续刻蚀时的停止层，然后再沉积所述硬质掩膜层13。