理气相沉积工艺、化学气相沉积工艺、电镀工艺或化学镀工艺。由于所述开口 205的顶部尺寸大于底部尺寸，能够使形成于所述开口 206内的栅极膜内部致密均匀、不易形成空洞，因此，所形成的栅极层206致密均匀、电性能稳定，所形成的晶体管性能良好。
[0089]在本实施例中，在形成所述栅极层206之前，在所述开口的侧壁和底部表面形成栅介质层207，所述栅极层206位于所述栅介质层207表面。所述栅介质层207的形成工艺包括:在所述第二介质层208表面以及所述开口 206的侧壁和底部表面形成栅介质膜；在平坦化所述栅极膜之后，平坦化所述栅介质膜，直至暴露出所述第二介质层208表面为止，形成所述栅介质层207。
[0090]所述栅介质层207的材料为高K介质材料，所述高K介质材料包括LaO、A10、BaZrO、HfZrO、HfZrON、HfLaO、HfS1、HfS1N、LaS1、AlS1、HfTaO、HfT1、(Ba, Sr) T13^A1203、Si3N4;所述栅介质层207的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述栅介质层207的厚度为10埃?50埃。
[0091]在一实施例中，去除所述伪栅极层210 (如图9所示)之后，所形成的开口 205底部暴露出所述衬底200表面，在形成所述栅介质层之前，在所述开口底部的衬底表面形成绝缘层，所述绝缘层用于使栅介质膜与衬底200之间的结合更为紧密。所述绝缘层的材料为氧化硅或氮氧化硅；所述绝缘层的形成工艺包括热氧化工艺、氮化氧化工艺、化学氧化工艺、化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或湿法氧化工艺；所述绝缘层的厚度为5埃?10埃。
[0092]在一实施例中，在形成所述栅介质膜之后，形成所述栅极膜之前，还能够在所述栅介质膜表面形成功函数膜，所述功函数膜用于形成功函数层，所述功函数层用于调节具体的阈值电压。而且，由于PMOS晶体管和NMOS晶体管所需的功函数不同，因此形成于PMOS晶体管区域和NMOS晶体管区域的功函数膜的材料能够相同或不同；形成于PMOS晶体管区域的功函数膜材料能够包括氮化钛；形成于NMOS晶体管的功函数膜的材料能够包括钛铝。
[0093]在其它实施例中，当去除伪栅极层210之后，所述开口 205暴露出以高K介质材料形成的栅介质层，则直接在所述栅介质层表面形成功函数膜或栅极膜。
[0094]所述平坦化工艺为化学机械抛光工艺，所述化学机械抛光工艺停止于所述第二介质层210表面。在一实施例中，当所述第二介质层209a表面还具有栅介质膜和功函数膜，则所述化学机械抛光工艺还对所述栅介质膜和功函数膜进行抛光，直至暴露出第二介质层208表面，在所述开口 205内形成栅介质层和功函数层。
[0095]综上，本实施例中，在衬底表面形成伪栅极结构和第一介质层之后，减薄所述第一介质层的厚度，使所述第一介质层的表面低于伪栅极结构的表面，并暴露出伪栅极结构顶部的部分侧壁表面；在所述伪栅极结构暴露出的侧壁表面形成应力层，由于所述应力层具有拉应力，则在后续去除所述伪栅极层之后，能够使所述应力层和伪栅极结构之间应力平衡被破坏，使得所述应力层能够使所形成的开口顶部的尺寸扩大，使得所述开口顶部的尺寸大于底部尺寸。由于所述开口用于形成所述栅极层，而所述开口顶部尺寸大于底部尺寸，使得在所述开口内形成栅极层的难度降低，形成所述栅极层的材料易于进入所述开口底部，而且所述栅极层的材料难以在靠近所述开口顶部的侧壁表面堆积，从而能够保证所述栅极层的材料能够填充满所述开口，使得所形成的栅极层内部均匀致密，能够避免所形成的栅极层内部产生空洞。因此，所形成的晶体管的性能稳定、可靠性提高。
[0096]相应的，本发明实施例还提供一种采用上述方法所形成的晶体管，请继续参考图11，包括:衬底200 ;位于所述衬底200表面的栅极结构，所述栅极结构包括栅极层206 ;位于所述衬底200表面的第一介质层202，所述第一介质层202覆盖所述栅极结构的部分侧壁，所述第一介质层202的表面低于栅极结构的表面，并暴露出栅极结构顶部的部分侧壁表面；位于所述栅极结构暴露出的侧壁表面的应力层204。
[0097]在本实施例中，所述衬底200为平面基底。所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或II1-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。
[0098]在本实施例中，所述衬底200内还具有浅沟槽隔离结构(Shal low TrenchIsolator，简称STI)，所述浅沟槽隔离结构用于隔离衬底200内的有源区，所述浅沟槽隔离结构的材料为氧化硅、氮氧化硅或低K介质材料。
[0099]在另一实施例中，所述衬底包括:基底、位于基底表面的鳍部、以及位于基底表面的隔离层，所述隔离层覆盖部分鳍部的侧壁，且所述隔离层的表面低于所述鳍部的顶部表面；所述伪栅极结构横跨于所述鳍部上，且所述伪栅极结构位于部分隔离层表面、以及鳍部的侧壁和顶部表面。所述鳍部的材料为硅、硅锗、锗或碳化硅。
[0100]所述栅极结构还包括位于所述伪栅极层210侧壁表面的侧墙211。所述侧墙211的材料为氮化硅、氮氧化硅、碳氮氧化硅、硼氮氧化硅；所述侧墙211的厚度为10埃?200埃。所述侧墙211和栅极层206两侧的衬底200内具有源区和漏区。
[0101]在另一实施例中，所述侧墙211和栅极层206两侧的衬底200内具有应力层，所述应力层内掺杂有P型离子或N型离子，以作为源区和漏区；所述应力层的材料为碳化硅或硅锗。
[0102]所述第一介质层202的材料为氧化硅。所述衬底200和栅极结构的侧壁表面还具有停止层203，所述停止层表面具有第一介质层202。所述停止层203的材料为氮化硅、氮氧化硅、碳氮氧化硅、硼氮氧化硅；所述停止层203的厚度为10埃?200埃。
[0103]所述应力层204的材料为氮化硅，所述氮化硅材料的应力层204能够施加拉应力；所述应力层204的厚度为20埃?200埃。所述第二介质层208的材料为氧化硅。
[0104]所述栅极层206的材料为金属，所述金属为钨、铝、铜、钛、银、金、铅或镍。所述栅极层底部还具有栅介质层207 ;所述栅介质层207的材料为高K介质材料，所述高K介质材料包括 LaO、A10、BaZrO、HfZrO、HfZrON、HfLaO、HfS1、HfS1N、LaS1、AlS1、HfTaO、HfT1、(Ba, Sr)Ti03、A1203、Si3N4;所述栅介质层207的厚度为10埃?50埃。
[0105]在一实施例中，所述栅介质层207与衬底200之间还具有绝缘层，所述绝缘层的材料为氧化硅或氮氧化硅，所述绝缘层的厚度为5埃?10埃。所述栅介质层207表面还能够具有功函数层，所述功函数膜用于形成功函数层，所述功函数层用于调节具体的阈值电压。
[0106]综上，本实施例中，所述第一介质层的表面低于栅极结构的表面，并暴露出栅极结构顶部的部分侧壁表面，所述应力层位于所述栅极结构暴露出的侧壁表面。由于所述应力层使第一介质层内的开口顶部尺寸扩大，使得所述开口顶部的尺寸大于底部尺寸。由于所述栅极层位于所述开口内，因此，所述栅极层的材料能够填充满所述开口，使得所述栅极层内部均匀致密，所述栅极层内部不易产生空洞。因此，所述晶体管的性能稳定、可靠性提高。
[0107]图12至图13是本发明实施例的另一种晶体管的形成方法的剖面结构示意图。
[0108]请参考图12，在图7的基础上，在减薄所述第一介质层202的厚度之后，去除高于第一介质层202表面的侧墙211，并暴露出高于第一介质层202表面的伪栅极层210侧壁表面。
[0109]在去除高于第一介质层202表面的侧墙211之后，能够暴露出高于第一介质层202表面的伪栅极层210侧壁表面，则后续形成的应力层直接位于所述伪栅极层210暴露出的侧壁表面，所述应力层和伪栅极层210之间不具有侧墙进行隔离。在后续去除所述伪栅极层210之后，使所述应力层的应力完全得到释放，而不会使所述应力层的施加应力因侧墙211而被削弱，能够使所形成的开口顶部尺寸进一步扩大，则更有利于保证后续形成的栅极层内部致密均匀，所形成的栅极层内部不易产生空洞。
[0110]去除部分侧墙211的法刻蚀工艺或湿法刻蚀工艺。其中，所述干法刻蚀工艺能够为各向同性的刻蚀工艺或各向异性的刻蚀工艺；所述干法刻蚀的刻蚀气体包括CH4、CH3F,CH2F2、CHF3*的一种或多种，所述干法刻蚀的气体还能够包括Ar、02。当所述侧墙211的材料包括氧化硅时，所述湿法刻蚀的刻蚀液包括氢氟酸溶液；当所述侧墙211的材料包括氮化硅时，所述湿法刻蚀的刻蚀液包括磷酸溶液。
[0111]请参考图13，在所述伪栅极层210暴露出的侧壁表面形成所述应力层220。
[0112]所述应力层220对所述伪栅极结构201施加拉应力，在后续去除所述伪栅极层210之后，能够使所述应力层220与栅极层之间的应力平衡能够被打破，使得所述应力层220的应力得以释放，因此能够使所形成的开口顶部尺寸被拉大，则所形成的开口顶部尺寸大于底部尺寸，有利于后续在所述开口内形成致密均匀的栅极层。
[0113]而且，由于所述应力层位于所述伪栅极层210暴露出的侧壁表面，所述应力层和伪栅极层210之间不具有侧墙隔离，在后续去除所述伪栅极层210之后，所述应力层的施加应力不会因侧墙211被削弱，所形成的开口顶部尺寸能够进一步扩大。
[0114]所述应力层220的材料为氮化硅，所