118位于内间隙壁116的外表面，并且同时覆盖于鳍状结构102的顶面以及侧壁。值得注意的是，如图6A所示，由于在上述缩减步骤E2中，第二顶面S2与内间隙壁116的底面BI之间产生一空隙120，因此本步骤形成的外间隙壁118不但覆盖且直接接触鳍状结构102的第二顶面T2，且同时填入空隙120中。所以从图6A上来看，内间隙壁116并不会直接接触该鳍状结构102中第一顶面Tl与第二顶面T2之间的侧壁SI，而外间隙壁118会直接接触该鳍状结构102中第一顶面Tl与第二顶面T2之间的侧壁SI。
[0049]值得注意的是，本发明中的半导体结构中，可参考图6A，在缩减步骤E2进行之前，位于鳍状结构102顶部的内间隙壁116的底面定义为底面BI ;在缩减步骤E2进行之后，位于鳍状结构102顶部的外间隙壁118的底面定义为底面B2。其中底面BI与第一顶面Tl切齐，且底面B2与第二顶面T2切齐。
[0050]接着，如图7与图7A所示，进行一蚀刻步骤E3，蚀刻栅极结构106两侧边的部分鳍状结构102，而于栅极结构106两侧的鳍状结构102中分别蚀刻出一凹槽R。在本发明中，蚀刻步骤E3可包含一干蚀刻制作工艺或一湿蚀刻制作工艺。图7A绘示图7中沿着剖面线C-C’所得的半导体结构剖视图。如图7A所示，在进行上述蚀刻步骤E3以及之后的清洗步骤过程中，形成凹槽R的同时，也可能导致鳍状结构的侧壁向内缩减，也就是向栅极结构106的方向缩减。在现有的制作工艺中，此步骤容易破坏栅极介电层108与鳍状结构102的交界处P，进而影响半导体结构的效能。但本发明的交界处P由于受到外间隙壁118的保护，即使凹槽R因为过度蚀刻而朝栅极下方延伸，也不会使栅极介电层108有暴露在蚀刻剂中的风险，进而提高半导体结构的稳定度。
[0051]接着如图8所示，进行一外延制作工艺E4，以于凹槽R中形成一具有外延层122。根据不同实施例，外延层122可包含一娃锗外延层，而适用于一 PMOS晶体管，或者外延层122可包含一硅碳外延层，而适用于一 NMOS晶体管。接着再进行一离子注入制作工艺以注入适当的掺质，或者于进行外延制作工艺E4时，同时掺杂适当的掺质，如此，外延层122便可用以作为一源/漏极区。在形成外延层122之后，可再进行一金属硅化物制作工艺(未绘示)，以在源/漏极中形成金属硅化物，其中金属硅化物制作工艺可包含前清洗制作工艺、金属沉积制作工艺、退火制作工艺、选择性蚀刻制作工艺及测试制作工艺等。当然，在进行金属硅化物制作工艺之后，可再进行其他后续制作工艺。
[0052]本发明的特征，可以一并参考图6A与图7A所示，在内间隙壁116形成之后，额外对鳍状结构102进行一缩减步骤E2，因此未被栅极结构106覆盖的鳍状结构102，其宽度与高度都缩小大约5%?10%的幅度，也因此在内间隙壁116的正下方产生一空隙120，而后续形成的外间隙壁118则填入空隙120中，并且直接接触鳍状结构102的侧壁SI。如此一来，可有效保护鳍状结构102本体与栅极结构106，尤其是栅极介电层108与鳍状结构102的交界处P，避免受到后续其他制作工艺的破坏，例如后续外延制作工艺所包含的预清洗步骤等，进而影响半导体结构的品质。
[0053]以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
【主权项】
1.一种半导体结构，包含有: 基底，该基底上具有一鑛状结构； 栅极结构，跨越于部分该鳍状结构上，其中该鳍状结构被该栅极结构覆盖的顶面定义为一第一顶面，该鳍状结构未被该栅极结构覆盖的顶面定义为一第二顶面，且该第一顶面高于该第二顶面；以及 间隙壁，覆盖部分该栅极结构的侧壁，该间隙壁包含有一内间隙壁以及一覆盖于该内间隙壁外表面的外间隙壁，其中该外间隙壁还直接接触该鳍状结构的第二顶面。2.如权利要求1所述的半导体结构，其中该外间隙壁至少部分位于该内间隙壁以及该鳍状结构之间。3.如权利要求1所述的半导体结构，其中该内间隙壁有一底面与该第一顶面切齐。4.如权利要求1所述的半导体结构，其中该外间隙壁有一底面与该第二顶面切齐。5.如权利要求1所述的半导体结构，其中该鳍状结构还包含有一第一侧壁，该第一侧壁位于该第一顶面与该第二顶面之间。6.如权利要求5所述的半导体结构，其中该内间隙壁不直接接触该第一侧壁。7.如权利要求5所述的半导体结构，其中该外间隙壁直接接触该第一侧壁。8.如权利要求1所述的半导体结构，其中该基底至该第一顶面的高度为一第一高度，该基底至该第二顶面的高度为一第二高度，且该第二高度与该第一高度的比值为介于0.9?0.95之间。9.一种半导体结构的制作方法，至少包含以下步骤: 提供一基底，基底上有一鳍状结构，并有一栅极结构跨越该鳍状结构，一内间隙壁形成于该栅极结构的两侧壁，此外该内间隙壁还部分覆盖该鳍状结构的一顶面上以及部分侧壁； 对该鳍状结构进行一缩减步骤，部分移除该鳍状结构的顶面以及侧壁，其中，缩减后的该鳍状结构，未被该栅极结构覆盖的顶面定义为一第二顶面，并产生一空隙位于该第二顶面以及该内间隙壁的一底面之间；以及 形成一外间隙壁，至少覆盖于该第二顶面上以及该空隙中。10.如权利要求9所述的方法，其中形成该内间隙壁的方法还包含: 全面性形成一介电层于该基底上、该鳍状结构上以及该栅极结构上；以及 进行一蚀刻步骤，移除位于该栅极结构顶面的该介电层，并曝露该鳍状结构。11.如权利要求9所述的方法，其中还包括形成一外间隙壁于该第二顶面，以及被缩减后的鳍状结构侧壁。12.如权利要求9所述的方法，其中该鳍状结构被该栅极结构覆盖的顶面定义为一第一顶面，且该内间隙壁的一底面与该第一顶面切齐。13.如权利要求12所述的方法，其中该鳍状结构还包含有一第一侧壁，该第一侧壁位于该第一顶面与该第二顶面之间，且该内间隙壁不直接接触该第一侧壁。14.如权利要求13所述的方法，其中该外间隙壁直接接触该第一侧壁。15.如权利要求9所述的方法，在该外间隙壁形成之后，还包括移除未被该栅极结构覆盖的该鳍状结构，并形成一凹槽，以及形成一外延层于该凹槽中。16.如权利要求9所述的方法，其中该缩减步骤包含有一各向异性的干蚀刻步骤。17.如权利要求16所述的方法，其中该缩减步骤后，该鳍状结构的顶面被移除的厚度，大于该鳍状结构的侧壁被移除的厚度。18.如权利要求8所述的方法，其中该缩减步骤包含有: 氧化该鳍状结构的顶面以及侧壁；以及 对该鳍状结构进行一湿蚀刻步骤。19.如权利要求18所述的方法，其中该缩减步骤后，该鳍状结构的顶面被移除的厚度，等于该鳍状结构的侧壁被移除的厚度。
【专利摘要】本发明提供一种半导体结构及其制作方法，该半导体结构包含有一基底，该基底上具有一鳍状结构，一栅极结构，跨越于部分该鳍状结构上，其中该鳍状结构被该栅极结构覆盖的顶面定义为一第一顶面，该鳍状结构未被该栅极结构覆盖的顶面定义为一第二顶面，且该第一顶面高于该第二顶面，以及一间隙壁，覆盖部分该栅极结构的侧壁，该间隙壁包含有一内间隙壁以及一覆盖于该内间隙壁外表面的外间隙壁，其中该外间隙壁还直接接触该鳍状结构的第二顶面。
【IPC分类】H01L29/78, H01L29/423, H01L21/336
【公开号】CN105633152
【申请号】CN201410617923
【发明人】李镇全, 吕水烟, 吴彦良
【申请人】联华电子股份有限公司
【公开日】2016年6月1日
【申请日】2014年11月5日
【公告号】US20160126334