由图1及图2示意性地图解说明。
[0033]图1图解说明具有失去的元素的非化学计量Si3N4分子10的实例。Si3N4分子10并非饱和且悬挂键的区域用字母D标记。此悬挂键可导致后续层的形成物，因为所述悬挂键可变为后续膜层的极具活性的成核位点。
[0034]图2图解说明膜层20、22及24的实施例的实例。层22为层20的后续层且已沉积于层20的顶部上。层24为层20及22的后续层且已沉积于层20及22的顶部上。可使用用于沉积所述层的任一适合方法。这些层20、22及24具有相应的膜层表面21、23及25。
[0035]非化学计量膜表面21、23及25上的悬挂键可因主要CVD沉积工艺期间的核生长而在每一膜层上导致表面粗糙度形成物，例如26A、26B及26C。此岛状核形成物的一个实例在膜表面21上标记为26A。当沉积下一层22时，下一膜表面23上的岛状核形成物26B可能已生长。当沉积后续层24时，后续膜表面25上的核形成物26C甚至可能已进一步生长。所述层的这些非化学计量膜表面21、23及25可由于这些岛状核形成物(由岛状核下方的悬挂键触发)而导致粗糙的膜表面。此不平坦表面(其未经钝化)将为不平滑的且可能导致低等的芯片质量。
[0036]转到图3及图4，根据至少一个实施例，在电介质膜的CVD中，可通过用反应物从CVD电介质膜的膜表面移除悬挂键来减小(如果不消除的话)膜表面粗糙度。当通过反应物对CVD电介质膜的非化学计量表面进行钝化时，减少为在前膜层的膜表面上的悬挂键的侵略性成核位点且防止后续膜层变为粗糙膜层。此减少使得光刻工艺能够变得较不重要。可控制粗糙度的减小且此可使得KLA缺陷检测对更小大小的缺陷检测限度更敏感及精确。后续沉积层的反应性成核位点的消除或至少高度减小可产生平滑膜表面，从而为前端装置提供更佳的底材面、可靠的装置特性。此已由图3及图4示意性地图解说明。
[0037]图3图解说明化学计量Si3N4分子30的实例。此处，由于已用反应物元素对Si3N4分子30进行钝化，因此不存在悬挂键。Si3N4的此热力学稳定化学计量形成可产生经钝化的平滑膜表面。
[0038]图4图解说明膜层40、42及44的实施例的实例。层42为层40的后续层且已沉积于层40的顶部上。层44为层40及42的后续层且已沉积于层40及42的顶部上。可使用用于沉积所述层的任一适合方法。这些层40、42及44具有相应的膜层表面41、43及45。由于已移除所有或大致所有悬挂键，因此膜表面41、43及45为化学计量膜表面。此可借助反应物来完成。
[0039]图5图解说明用于在电介质膜的CVD中减小膜表面粗糙度的示范性方法50的流程图。根据一个实施例，方法50优选地在步骤52处开始。如下所述，本发明的教示内容可以图7中所图解说明的系统70的各种配置来实施。如此，方法50的优选初始化点及构成方法50的步骤的次序可取决于所选择的实施方案。
[0040]根据一个实施例，用于在电介质膜的CVD中减小膜表面粗糙度的方法50可包含通过反应物从CVD电介质膜的膜表面移除悬挂键。在步骤52处，通过反应物对CVD电介质膜的非化学计量表面进行钝化。
[0041]根据一个实施例，所述方法可另外包含沉积后续电介质膜。此由步骤54图解说明。所述钝化步骤通过从先前电介质膜的膜表面移除悬挂键来减小后续膜的表面粗糙度。通过移除先前膜的悬挂键，可减小后续膜的表面粗糙度。所述钝化可端接大致所有悬挂键。因此，可提供用于对后续CVD电介质膜的膜粗糙度控制的CVD电介质膜表面钝化方法。
[0042]根据一个实施例，在主要膜沉积步骤之前或之后完成所述钝化步骤。举例来说，可在主要膜沉积步骤之前的先前步骤处完成所述钝化以移除先前膜层的膜表面的悬挂键。通过对其上沉积有主要膜的最底部层进行钝化，可避免粗糙的后续层。或者，可在主要膜沉积步骤之后的稍后步骤处完成所述钝化以移除当前电介质膜层的膜表面上的悬挂键。根据一个实施例，在主要膜沉积步骤之前及之后完成所述钝化步骤。因此，移除在前CVD膜层的表面上的所有侵略性成核位点，使得其防止后续CVD膜变为粗糙膜层。
[0043]根据一个实施例，以电介质膜沉积序列原位完成所述钝化步骤。此允许在一个序列过程而非两个单独过程中完成所述钝化。一旦晶片处于处理工具中，就可沉积恰第一膜层，且替代从所述工具移除所述晶片，可将所述晶片留在所述处理工具内部且可接通反应物气体以执行钝化过程。因此，在一个序列过程中完成沉积过程及钝化过程。据此，节省了移除所述晶片及将其重新放回所述处理工具中的额外工作。此外，不会破坏真空，此可导致较佳的结果。
[0044]根据一个实施例，通过如氨气(NH3)、氢气(H2)、一氧化二氮(N2O)或氧气(O2)等反应物气体对如透UV光氮化硅(UVSIN)、富硅氧化物(SRO)、二氧化硅(S12)、氮化硅(Si3N4)、磷硅酸盐玻璃(PSG)或氧氮化硅(S1N)等CVD电介质膜的非化学计量表面进行钝化。用于在电介质膜的化学气相沉积(CVD)中减小膜表面粗糙度的方法可包含包括出自以下群组中的至少一者的电介质膜:透紫外光氮化硅(UVSIN)、富硅氧化物(SRO)、二氧化硅(S12)、氮化硅(Si3N4)、磷硅酸盐玻璃(PSG)或氧氮化硅(S1N)。所述反应物气体可包含出自以下群组中的至少一者:氨气(NH3)、氢气(H2)、一氧化二氮(N2O)或氧气(02)。
[0045]根据一个实施例，所述钝化步骤可为制造芯片、集成电路(IC)或半导体的过程的一部分。所述电介质膜可包含出自以下群组中的至少一者:金属前电介质(PMD)膜、金属间电介质(IMD)膜或钝化膜。
[0046]根据一个实施例，所述膜层为PECVD膜层。然而，所使用的CVD方法可为出自以下群组中的任一方法:热CVD(TCVD)、大气压CVD(APCVD)、低压CVD(LPCVD)、超高真空CVD(UHVCVD)、气溶胶辅助CVD(AACVD)、直接液体注入CVD(DLICVD)、微波等离子辅助CVD(MPCVD)、等离子增强CVD(PECVD)、远距等离子增强CVD(RPECVD)、原子层CVD(ALCVD)、热线CVD(HffCVD)、催化CVD(Cat-CVD)、热丝CVD(HFCVD)、金属有机化学气相沉积(MOCVD)、混合的物理-化学气相沉积(HPCVD)、快速热CVD(RTCVD)或气相外延(VPE)。
[0047]根据一个实施例，用于在电介质膜的CVD中减小膜表面粗糙度的方法60图解说明于图6中。在步骤62处，方法60包含提供包括选自由以下各项组成的群组的至少一者的电介质膜:透紫外光氮化硅(UVSIN)、富硅氧化物(SRO)、二氧化硅(S12)、氮化硅(Si3N4)、磷硅酸盐玻璃(PSG)及氧氮化硅(S1N)。在另一步骤64处，方法60包含提供包括选自由以下各项组成的群组的至少一者的反应物气体:氨气(NH3)、氢气(H2)、一氧化二氮(N2O)及氧气(O2)。在步骤66处，方法60还包含通过用反应物气体对电介质膜或先前电介质膜或者电介质膜及先前电介质膜的非化学计量膜表面进行钝化来减小所述电介质膜的表面粗糙度。可以任一次序采取这些步骤或可组合这些步骤来减小膜表面粗糙度。根据一个实施例，方法60优选地在步骤62处开始。如下所述，本发明的教示内容可以图7中所图解说明的系统70的各种配置来实施。如此，方法60的优选初始化点及构成方法60的步骤的次序可取决于所选择的实施方案。
[0048]方法60可通过在蒸汽环境中用反应物气体对电介质膜或先前电介质膜或者电介质膜及先前电介质膜的非化学计量膜表面进行钝化来减小所述电介质膜的表面粗糙度。所述电介质膜可包含出自以下群组中的至少一者:透紫外光氮化硅(UVSIN)、富硅氧化物(SRO)、二氧化硅(S12)、氮化硅(Si3N4)、磷硅酸盐玻璃(PSG)或氧氮化硅(S1N)，且所述反应物气体可包含出自以下群组中的至少一者:氨气(NH3)、氢气(H2)、一氧化二氮(N2O)或氧气(O2)0
[0049]根据另外的实施例，所述钝化使膜表面上的悬挂键饱和;可在主要膜沉积步骤之前或之后或者之前及之后完成所述钝化步骤;及/或以电介质膜沉积序列原位完成所述钝化步骤。
[0050]根据一个实施例，所述钝化步骤可为制造芯片、集成电路(IC)或半导体的过程的一部分。另外，至少一个电介质膜可包含出自以下群组中的至少一者:金属前电介质(PMD)膜、金属间电介质(MD)膜或钝化膜。
[0051 ] 方法50或60可使用系统70或者可操作以实施方法50或60的任何其它系统来实施。在某些实施例中，方法50或60可以体现于计算机可读媒体中的软件部分地实施。
[0052]根据一个实施例，系统70可包含用于通过CVD在晶片上沉积电介质膜的构件及用于以电介质膜沉积序列原位引入反应物气体的构件。所述用于引入反应物气体的构件可操作以使通