FET或者这两种MISFET。当在栅电极与漏极区域之间或者在栅电极与源极区域之间施加20V至100V的电压时，第三栅极绝缘膜的膜厚度被设定为大于第二栅极绝缘膜的膜厚度。
[0054]图2是半导体芯片IA的总体平面图，图3是由图2的虚线X围绕的区域的放大平面图，而图4是沿图3的线A-A截取的截面图。
[0055]图2示出了在半导体芯片IA的器件面上形成的再分配线RM、RMV和RMS的布局示例。再分配线RM、RMV和RMS中的每一个的膜厚度和布线宽度都大于半导体芯片IA的多层导线(图4所示的第一层Al导线5、第二层Al导线7和第三层Al导线9)的膜厚度和布线宽度，并且由此再分配线RM、RMV和RMS中的每一个与多层导线相比都具有非常低的阻抗。再分配线RM、RMV和RMS用作例如用于输入和输出信号的再分配线RM、用于提供电力供应(Vcc，GND)的再分配线RMV以及用于使内部电路彼此耦合的再分配线RMS。
[0056]如图2所示，在半导体芯片IA的外周部分处布置了配置半导体器件的外部连接端子的再分配线RM。在配置半导体器件的外部连接端子的再分配线RM中的每一个的一个端部处形成外部焊盘电极18，而其另一个端部与如图3和图4所示的最上层的导线处形成的焊盘电极9a耦合。外部焊盘电极18并不受特别限制，只是沿着半导体芯片IA的侧边成排地布置。此处当然还可以将外部焊盘电极18布置为Z字形或者布置为沿着半导体芯片IA的侧边形成三排或者更多排。即，例如，再分配线RM是配置图1中的输入/输出(I/O)电路的用于输入和输出信号的再分配线。
[0057]此外，图2所示的再分配线RMV是用于提供电力供应(Vcc，GND)的再分配线。在再分配线RMV中的每一个的一个端部处形成外部焊盘电极18，而其另一个端部与半导体芯片IA中的电力供应导线处形成的焊盘电极9a耦合，并且由此可以以低阻抗向半导体芯片IA中的电力供应导线提供从半导体芯片IA的外部提供的电力供应(Vcc，GND)电压。
[0058]此外，图2所示的再分配线RMS用作使半导体芯片IA中形成的电路或者元件彼此耦合的导线。因此在再分配线RMS处没有外部焊盘电极18形成。再分配线RMS中的每一个的两个端部与导线中的每一个中形成的焊盘电极9a耦合。
[0059]图3示出了用于输入和输出信号的相邻的两个再分配线RM的放大平面图。相邻的两个再分配线RM具有相同的平面形状，并且由此在位于附图上半部分的再分配线RM的基础上进行解释。再分配线RM沿附图中的X方向延伸并且再分配线RM的一个端部与沿附图中的X方向延伸的导线9的焊盘电极9a电耦合。在再分配线RM的另一个端部处形成外部焊盘电极18。再分配线RM具有第一平面图案Pl，而封盖金属膜CM具有第二平面图案P2。第一平面图案Pl和第二平面图案P2的形状相似并且第二平面图案P2具有通过放大第一平面图案Pl所形成的形状。围绕再分配线RM的整个外周布置包括封盖金属膜CM的外展部PP。即，通过将第一平面图案Pl扩展至与外展部PP的宽度相对应的程度以获得第二平面图案P2。此外，在再分配线的外侧上围绕再分配线RM的整个外周地布置侧壁阻挡膜11a。侧壁阻挡膜Ila与再分配线RM的侧表面接触。侧壁阻挡膜Ila的宽度小于外展部PP的宽度。
[0060]此外，例如，再分配线RM的最小布线宽度L是12μπι，相邻的再分配线RM之间的最小布线间隔SI是15μπι，相邻外展部PP之间的最小间隔S2是ΙΟμ??，以及外展部PP的外展长度是
2.5μπι0
[0061]如图4所示，例如，在由P型单晶硅组成的半导体衬底IP上形成P型阱(ρ型阱区域)2Ρ、η型阱(η型阱区域)2Ν和元件隔离沟槽3，以及例如由氧化硅膜组成的元件隔离绝缘膜3a嵌入元件隔离沟槽3的内部中。
[0062]在ρ型阱2P中形成η沟道型MIS晶体管(Qn)，该η沟道型MIS晶体管(Qn)是半导体元件。η沟道型MIS晶体管(Qn)在由元件隔离沟槽3界定的有源区域中形成并且具有在ρ型阱2Ρ中形成的源极区域ns和漏极区域nd，而在ρ型阱2Ρ上形成栅电极ng，中间插入栅极绝缘膜ni。此外，ρ沟道型MIS晶体管(Qp)(半导体元件)在η型阱2N中形成并且具有源极区域ps、漏极区域Pd，而在η型讲2Ν上形成栅电极pg，中间插入栅极绝缘膜ρi。
[0063]在η沟道型MIS晶体管(Qn)和ρ沟道型MIS晶体管(Qp)上形成用以使半导体元件彼此耦合的包括金属膜的导线。用以使半导体元件彼此耦合的导线通常具有大约三至十层的多层布线结构，并且作为多层导线的示例，在图4中示出了包括主要包括Al合金的金属膜的三层布线层(第一层Al导线5、第二层Al导线7和第三层Al导线9)。当共同地表示构成相应布线层的多个导线时使用术语“布线层”。关于布线层的膜厚度，第二布线层的膜厚度大于第一布线层的膜厚度，而第三布线层的膜厚度大于第二布线层的膜厚度。
[0064]分别地在η沟道型MIS晶体管(Qn)/p沟道型MIS晶体管(Qp)与第一层Al导线5之间、第一层Al导线5与第二层Al导线7之间以及第二层Al导线7与第三层Al导线9之间形成各自包括氧化硅膜等的层间绝缘膜4、6和8以及使三个布线层彼此电耦合的插塞pl、p2和p3。
[0065]例如，以覆盖半导体元件的方式在半导体衬底IP上形成层间绝缘膜4，并且在层间绝缘膜4上形成第一层Al导线5。例如，第一层Al导线5与η沟道型MIS晶体管(Qn)(半导体元件)的源极区域ns、漏极区域nd和栅电极ng电耦合，中间插入在层间绝缘膜4中形成的插塞pl。此外，第一层Al导线5与ρ沟道型MIS晶体管(Qp)(半导体元件)的源极区域ps、漏极区域Pd和栅电极pg电耦合，中间插入在层间绝缘膜4中形成的插塞pi。附图中没有示出栅电极ng和Pg与第一层Al导线5之间的连接。
[0066]例如，第二层Al导线7电耦合至第一层Al导线5，中间插入在层间绝缘膜6中形成的插塞P2。例如，第三层Al导线9电耦合至第二层Al导线7，中间插入在层间绝缘膜8中形成的插塞p3。插塞pl、p2和p3的每一个由金属膜(例如W(钨)膜)组成。
[0067]此处，显然，当通过化学机械抛光方法(CMP方法)用主要包括Cu的金属膜形成多层导线(三层导线)时，可以通过整体地形成导线和插塞的双镶嵌方法形成多层导线。此外，显然，层间绝缘膜4、6和8的每一个包括氧化硅(S12)膜，但是可以包括包含碳的氧化硅膜(S1C膜)、包含氮和碳的氧化硅膜(SiCON膜)或者包含氟的氧化硅膜(S1F膜)的单层膜或者层压膜。
[0068]例如，在第三层Al导线9(多层导线中的最上布线层)上形成表面保护膜(保护膜或者绝缘膜HO作为最终钝化膜，该表面保护膜包括氧化硅(S12或者TE0S(原硅酸四乙酯))膜或者氮化硅(SiN)膜的单层膜或者通过堆叠它们形成的双层膜。优选地，使用通过在氧化硅膜上堆叠氮化硅膜形成的双层结构，而它们的总膜厚度设定为0.3μπι至Ιμπι。然后在表面保护膜10中形成的焊盘开口(开口)10a的底部处曝露的第三层Al导线9(最上布线层)配置焊盘电极(电极焊盘或者第一电极焊盘)9a(其为Al焊盘)。
[0069]例如，第三层Al导线9不仅包括焊盘电极9a而且包括与焊盘电极9a整体形成的导线以及未耦合至焊盘电极9a的导线。未耦合至焊盘电极9a的导线使半导体元件或者电路彼此电耦合并且用作配置半导体集成电路的导线。
[0070]在焊盘开口 1a的内部中形成再分配线RM完全地填充焊盘开口 1a以及还在表面保护膜10上延伸。
[0071 ]在焊盘电极9a与再分配线RM之间插入基底金属膜UM。基底金属膜UM:与焊盘电极9a接触并且电耦合至焊盘电极9a;在焊盘电极9a上并且在表面保护膜10的焊盘开口 1a处沿着表面保护膜10的侧表面(侧壁)形成；以及还在表面保护膜10的上表面上延伸。基底金属膜UM具有上表面、下表面和侧表面。上表面与再分配线RM接触，下表面与焊盘电极9a和表面保护膜10接触，而侧表面与侧壁阻挡膜I Ia接触，稍后将对侧壁阻挡膜I Ia进行说明。如稍后将描述的，基底金属膜UM包括三层结构的基底阻挡膜并且包括第一基底阻挡膜UMl、第二基底阻挡膜UM2以及第三基底阻挡膜UM3(从焊盘电极9a的侧面依次)。因此，基底金属膜UM的上表面意指第三基底阻挡膜UM3的上表面以及下表面意指第一基底阻挡膜UMl的下表面。基底金属膜UM具有防止配置再分配线RM的铜(Cu)扩散到表面保护膜10等中的扩散阻挡功能以及防止水分等从外部侵入到再分配线RM中的水分吸收阻挡功能。基底金属膜UM由钛(Ti)膜、氮化钛(TiN)膜、钽(Ta)膜、氮化钽(TaN)膜、妈(W)膜、氮化妈(WN)膜、络(Cr)膜等组成以及基底金属膜UM的总膜厚度优选地为50nm至300nm。此处，例如，第一基底阻挡膜UMl、第二基底阻挡膜UM2和第三基底阻挡膜UM3依次分别包括钛(Ti)膜、氮化钛(TiN)膜和钛(Ti)膜而它们的膜厚度依次分别地设定为10nm、50nm和10nm。膜厚度是表面保护膜10的上表面上的膜厚度。基底金属膜UM可以包括单层。
[0072]此外，再分配线RM具有上表面、下表面和侧表面而再分配线RM的下表面与基底金属膜UM的上表面接触。尽管再分配线RM是包含铜(Cu)作为主要成分的铜膜，但是其可以包含诸如Al的添加剂。再分配线RM由籽晶膜RMl和镀膜RM2的层压结构组成。因此，再分配线RM的下表面意指籽晶膜RMl的下表面而再分配线RM的上表面意指镀膜RM2的上表面。此外，再分配线RM的侧表面(侧壁)意指籽晶膜RMl和镀膜RM2的层压结构的侧表面(侧壁)。籽晶膜RMl的膜厚度设置为50nm至300nm而镀膜RM2的膜厚度是5μπι至20μπι。附带地，第三层Al导线9的膜厚度是400nm至600nm，并且由此再分配线RM是具有不小于第三层Al导线9 (换句话说形成焊盘电极9a的导线9)的厚度的十倍的膜厚度的低电阻导线。即，再分配线RM的膜厚度大于形成焊盘电极9a的导线9的膜厚度并且理想地不小于形成焊盘电极9a的导线9的膜厚度的十倍。在截面图中，再分配线RM采用上表面宽度大于下表面宽度的倒梯形形状。因此，再分配线RM的侧表面具有再分配线RM的宽度从上表面朝下表面减小的渐尖形状，而该渐尖形状被称作倒锥形。相反地，当再分配线RM的截面形状是梯形形状时，即当再分配线RM的侧表面具有再分配线RM的宽度从上表面朝下表面增大的渐尖形状时，该渐尖形状称为正锥形。
[0073]形成侧壁阻挡膜Ila以覆盖再分配线RM的侧表面。沿着再分配线RM的侧表面从再分配线RM的上表面到下表面连续地形成侧壁阻挡膜Ila并且该侧壁阻挡膜Ila在再分配线RM的整个外周上覆盖再分配线RM的侧表面。侧壁阻挡膜I