沟槽型超结功率器件及其制作方法
【专利摘要】本发明公开了一种沟槽型超结功率器件及其制作方法，其中，制作方法包括：在衬底上形成P型外延层，对其注入N型离子形成N型源区层；在其上方形成氧化层，对其及N型源区层和P型外延层刻蚀形成贯穿该三层且底部位于衬底上表面与N型源区层下表面之间的第一沟槽；通过其底部对P型外延层注入N型离子，形成底部与衬底上表面接触的N型柱；在第一沟槽内壁形成氧化层，在被氧化层覆盖的第一沟槽内填充多晶硅。上述方法不需使用二次外延工艺，能够降低器件制造成本，减少热退火工艺过程对P柱/N柱电荷浓度的影响，防止P柱区域和N型柱之间相互扩散，保证N柱和P柱的电荷平衡，提高器件性能。
【专利说明】
沟槽型超结功率器件及其制作方法
技术领域
[0001]本发明涉及半导体技术领域，特别涉及一种沟槽型超结功率器件及其制作方法。
【背景技术】
[0002]沟槽型垂直双扩散场效应晶体管(Vertical Double Diffused Metal OxideSemi conductor，简称VDMOS)晶体管兼有双极晶体管和普通金属氧化物半导体(MetalOxide Semiconductor，简称M0S)器件的优点，无论是开关应用还是线形应用，VDMOS都是理想的功率器件，VDMOS的漏源两极分别在器件的两侧，使电流在器件内部垂直流通，增加了电流密度，改善了额定电流，单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。
[0003]传统功率金氧半场效晶体管(MetalOxide Semiconductor Field EffectTransistor，简称M0SFET)通常采用VDMOS结构，为了承受高耐压，需降低漂移区掺杂浓度或者增加漂移区厚度，但是会直接导致导通电阻急剧增大。一般传统功率MOSFET的导通电阻与击穿电压呈2.5次方关系，这个关系被称为“硅极限”。超结VDMOS基于电荷补偿原理，使器件的导通电阻与击穿电压呈1.32次方关系，能够很好地解决导通电阻和击穿电压之间的矛盾。和传统功率VDMOS结构相比，超结VDMOS采用交替的P-N结构替代传统功率器件中低掺杂漂移层作为电压维持层。超结VDMOS的本质是利用在漂移区中插入的P区(对N沟器件而言)所产生的电场对N区进行电荷补偿，达到提高击穿电压并降低导通电阻的目的。现有技术的传统功率器件漂移区的结构示意图如图1所示，现有技术的超结功率器件漂移区的结构示意图如图2所示，图1中01为衬底，02为低掺杂漂移层的N型区域，图2中01为衬底，03为N型区域，04为P型区域。
[0004]超结VDMOS是利用复合缓冲层里面交替的N柱和P柱进行电荷补偿，使P区和N区相互耗尽，形成理想的平顶电场分布和均匀的电势分布，从而达到提高击穿电压并降低导通电阻的目的。要达到理想的效果，其前提条件就是电荷平衡，因此，超结技术从诞生开始，它的制造工艺就是围绕如何制造电荷平衡的N柱和P柱进行的。目前使用的制造技术主要有:多次外延和注入技术、深槽刻蚀和填槽技术。
[0005]在现有技术中，P型区域和N型区域之间直接接触，两者之间容易相互扩散，且热退火工艺过程对P柱/N柱电荷浓度的很大影响，从而导致器件性能不良。
【发明内容】
[0006]针对现有技术中的缺陷，本发明提供了一种沟槽型超结功率器件及其制作方法，能够不需使用二次外延工艺，降低器件制造成本，减少热退火工艺过程对P柱/N柱电荷浓度的影响，P型外延层以及氧化层将P柱区域与N型柱隔离，能够防止P柱区域和N型柱之间相互扩散，保证N柱和P柱的电荷平衡，提高器件性能。
[0007]第一方面，本发明提供一种沟槽型超结功率器件的制作方法，包括:
[0008]在衬底上形成P型外延层，并对所述P型外延层进行N型离子注入，形成N型源区层；
[0009]在所述N型源区层上方形成氧化层，并对所述氧化层、N型源区层和P型外延层进行刻蚀，形成贯穿所述氧化层、N型源区层和P型外延层，且底部位于所述衬底上表面与所述N型源区层下表面之间的第一沟槽；
[0010]通过所述第一沟槽底部对所述P型外延层进行N型离子注入，形成底部与所述衬底上表面接触的N型柱；
[0011]在所述第一沟槽内壁形成氧化层，并在被所述氧化层覆盖的第一沟槽内填充多晶娃。
[0012]可选的，所述对所述氧化层、N型源区层和P型外延层进行刻蚀，形成贯穿所述氧化层、N型源区层和P型外延层，且底部位于所述衬底上表面与所述N型源区层下表面之间的第一沟槽，包括:
[0013]对所述氧化层进行第一次刻蚀，形成底部与所述N型源区层上表面接触的第二沟槽；
[0014]在与第一次刻蚀相同的位置对所述N型源区层和P型外延层进行第二次刻蚀，形成贯穿所述氧化层、N型源区层和P型外延层，且底部位于所述衬底上表面与所述N型源区层下表面之间的第一沟槽。
[0015]可选的，所述对所述氧化层进行第一次刻蚀，形成底部与所述N型源区层上表面接触的第二沟槽，包括:
[0016]在所述氧化层的部分表面上形成光刻胶层；
[0017]将所述光刻胶层作为掩膜，对所述氧化层进行第一次刻蚀，形成底部与所述N型源区层上表面接触的第二沟槽。
[0018]可选的，所述在与第一次刻蚀相同的位置对所述N型源区层和P型外延层进行第二次刻蚀，形成贯穿所述氧化层、N型源区层和P型外延层且底部位于所述衬底上表面与所述N型源区层下表面之间的第一沟槽，包括:
[0019]去除所述光刻胶层；
[0020]将第一次刻蚀后未被刻蚀部分的氧化层作为掩膜，在与第一次刻蚀相同的位置对所述N型源区层和P型外延层进行第二次刻蚀，形成贯穿所述氧化层、N型源区层和P型外延层，且底部位于所述衬底上表面与所述N型源区层下表面之间的第一沟槽。
[0021]可选的，采用热氧化工艺形成所述氧化层，所述氧化层为氧化硅层。
[0022]可选的，所述氧化娃层的厚度为l-10um。
[0023]可选的，所述衬底和/或所述P型外延层的基质为单晶硅。
[0024]可选的，所述N型离子包括:单离子或复合离子，所述单离子包括:氢离子，或氦离子，或硼离子，或砷离子，或铝离子。
[0025]可选的，在填充多晶硅之后，所述制作方法还包括:
[0026]在未被覆盖的氧化层以及所述多晶硅的上方形成介质层，并对所述介质层以及所述氧化层进行刻蚀形成接触孔；
[0027]在未被刻蚀的介质层以及所述接触孔的上方形成金属层。
[0028]第二方面，本发明提供一种沟槽型超结功率器件，所述沟槽型超结功率器件使用上述制作方法而制成。
[0029]本发明提供的沟槽型超结功率器件的制作方法，通过在衬底上形成P型外延层，对其进行N型离子注入形成N型源区，在其上方形成氧化层，对氧化层、N型源区和P型外延层进行刻蚀，形成贯穿氧化层、N型源区和P型外延层，且底部位于衬底上表面与N型源区下表面之间的第一沟槽，通过第一沟槽底部对P型外延层进行N型离子注入，形成底部与衬底上表面接触的N型柱，在第一沟槽内壁形成氧化层，在被氧化层覆盖的第一沟槽内填充多晶硅，与现有技术相比不需使用二次外延工艺，能够降低器件制造成本，减少热退火工艺过程对P柱/N柱电荷浓度的影响，P型外延层以及氧化层将P柱区域与N型柱隔离，能够防止P柱区域和N型柱之间相互扩散，保证N柱和P柱的电荷平衡，提高器件性能。
【附图说明】
[0030]图1为现有技术的传统器件偏移区的结构示意图；
[0031]图2为现有技术的超结功率器件偏移区的结构示意图；
[0032]图3为本发明第一实施例提供的一种沟槽型超结功率器件的制作方法的流程示意图；
[0033]图4为本发明第二实施例提供的一种沟槽型超结功率器件的制作方法的流程示意图；
[0034]图5为本发明第二实施例的步骤SI形成P型外延层、N型源区层的示意图；
[0035]图6为本发明第二实施例的步骤S2形成氧化层的示意图；
[0036]图7为本发明第二实施例的步骤S3形成第二沟槽的示意图；
[0037]图8为本发明第二实施例的步骤S4形成第一沟槽的示意图；
[0038]图9为本发明第二实施例的步骤S5形成N型柱的示意图；
[0039]图10为本发明第二实施例的步骤S6形成第一沟槽内的氧化层的示意图；
[0040]图11为本发明第二实施例的步骤S7填充多晶硅的示意图；
[0041]图12为本发明第二实施例的步骤S8形成介质层的示意图；
[0042]图13为本发明第二实施例的步骤S9形成接触孔的示意图；
[0043]图14为本发明第二实施例的步骤SlO形成金属层的示意图；
[0044]图15为使用本发明实施例制作方法制作的沟槽型超结功率器件的有源区004与现有技术提供的沟槽型超结功率器件的划片道区域001、截止环区域002以及分压区域003的位置示意图；
[0045]附图中，各标号所代表的组件列表如下:
[0046]图1中:01、衬底；02、低掺杂漂移层的N型区域；
[0047]图2中:01、衬底；03、N型区域；04、P型区域；
[0048]图5至图14中:1、衬底；2、P型外延层；3、N型源区层；4、氧化层；5、光刻胶层；6、N型柱；7、多晶娃；8、介质层；9、金属层；
[0049]图15中:001、划片道区域；002、截止环区域；003、分压区域；004、有源区。
【具体实施方式】
[0050]下面结合附图和实施例，对本发明的【具体实施方式】作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
[0051]第一实施例
[0052]图3示出了本发明第一实施例提供的沟槽型超结功率器件的制作方法，如图3所示，本发明第一实施例提供的沟槽型超结功率器件的制作方法如下所述。
[0053]301、在衬底上形成P型外延层，并对所述P型外延层进行N型离子注入，形成N型源区层。
[0054]302、在所述N型源区层上方形成氧化层，并对所述氧化层、N型源区层和P型外延层进行刻蚀，形成贯穿所述氧化层、N型源区层和P型外延层且底部位于所述衬底上表面与所述N型源区层下表面之间的第一沟槽。
[0055]在具体应用中，上述步骤302中的对所述氧化层、N型源区层和P型外延层进行刻蚀，形成贯穿所述氧化层、N型源区层和P型外延层，且底部位于所述衬底上表面与所述N型源区层下表面之间的第一沟槽，可以包括图中未示出的步骤302a和302b:
[0056]302a、对所述氧化层进行第一次刻蚀，形成底部与所述N型源区层上表面接触的第二沟槽。
[0057]在具体应用中，上述步骤302a，可以包括:
[0058]在所述氧化层的部分表面上形成光刻胶层；
[0059]将所述光刻胶层作为掩膜，对所述氧化层进行第一次刻蚀，形成底部与所述N型源区层上表面接触的第二沟槽。
[0060]302b、在与第一次刻蚀相同的位置对所述N型源区层和P型外延层进行第二次刻蚀，形成贯穿所述氧化层、N型源区层和P型外延层，且底部位于所述衬底上表面与所述N型源区层下表面之间的第一沟槽。
[0061]在具体应用中，上述步骤302b，可以包括:
[0062]去除所述光刻胶层；
[0063]将第一次刻蚀后未被刻蚀部分的氧化层作为掩膜，在与第一次刻蚀相同的位置对所述N型源区层和P型外延层进行第二次刻蚀，形成贯穿所述氧化层、N型源区层和P型外延层，且底部位于所述衬底上表面与所述N型源区层下表面之间的第一沟槽。
[0064]303、通过所述第一沟槽底部对所述P型外延层进行N型离子注入，形成底部与所述衬底上表面接触的N型柱。
[0065]可理解的是，本步骤是采用自对准方式通过所述第一沟槽底部向所述P型外延层注入N型离子的，而且在N型离子注入之后，还要进行高温退火，形成N型柱。
[0066]304、在所述第一沟槽内壁形成氧化层，并在被所述氧化层覆盖的第一沟槽内填充多晶娃。
[0067]举例来说，本实施例所述衬底和/或所述P型外延层的基质可以为单晶硅等。
[0068]在具体应用中，在本实施例的步骤302与步骤304中形成氧化层的过程中，可以采用热氧化工艺形成氧化层，所述氧化层可以优选为氧化硅层，且氧化硅层的厚度为1-lOum。
[0069]在具体应用中，举例来说，在本实施例的步骤301与步骤303的N型离子注入的过程中，所述N型离子可以包括:单离子或复合离子，所述单离子可以包括:氢离子，或氦离子，或硼离子，或砷离子，或铝离子等。
[0070]在具体应用中，在上述步骤304之后，所述制作方法还包括图中未示出的步骤305和 306:
[0071]305、在未被覆盖的氧化层以及所述多晶硅的上方形成介质层，并对所述介质层以及所述氧化层进行刻蚀形成接触孔。
[0072]306、在未被刻蚀的介质层以及所述接触孔的上方形成金属层。
[0073]在具体应用中，举例来说，可以使用光刻胶作为掩膜，对介质层以及氧化层进行刻蚀，形成接触孔。
[0074]在具体应用中，上述步骤306所形成的金属层可作为源电极与上述N型源区层3相连。
[0075]上述步骤304中，所填充的多晶硅主要作为器件的栅区(连接栅电极)，因而其掺杂类型可以为N型或P型，但离子掺杂浓度应与N型源区以及衬底(漏区)中的离子掺杂浓度相当，以保障其导电特性。另外，衬底的掺杂类型优选为N型，以保障VDMOS的器件特性。一般来说，栅电极可以直接从上表面与多晶硅接触，源电极(所述金属层)可以直接从上表面与源区接触，可以从衬底的另一侧表面沉积一层金属层作为漏电极与衬底接触。
[0076]本发明实施例的沟槽型超结功率器件的制作方法的实质为:沟槽型超结功率器件的有源区的制作方法，如图15所示，图15示出了使用本发明实施例的制作方法制作的沟槽型超结功率器件的有源区004与现有技术提供的沟槽型超结功率器件的划片道区域001、截止环区域002以及分压区域003的位置示意图。
[0077]本实施例的沟槽型超结功率器件的制作方法，通过在衬底上形成P型外延层，对其注入N型离子形成N型源区层，在其上方形成氧化层，对其及N型源区层和P型外延层刻蚀形成贯穿该三层且底部位于衬底上表面与N型源区层下表面之间的第一沟槽，通过其底部对P型外延层注入N型离子，形成底部与衬底上表面接触的N型柱，在第一沟槽内壁形成氧化层，在被氧化层覆盖的第一沟槽内填充多晶硅，与现有技术相比不需使用二次外延工艺，能够降低器件制造成本，减少热退火工艺过程对P柱/N柱电荷浓度的影响，P型外延层以及氧化层将P柱区域与N型柱隔离，能够防止P柱区域和N型柱之间相互扩散，保证N柱和P柱的电荷平衡，提高器件性能。
[0078]第二实施例
[0079]图4示出了本发明第二实施例提供的一种沟槽型超结功率器件的制作方法的流程示意图，如图4所示，在本实施例中以单晶硅作为衬底，本发明第二实施例提供的一种沟槽型超结功率器件的制作方法如下所述。
[0080]S1、在单晶硅衬底I上形成P型外延层2，并对P型外延层2进行N型离子注入，形成N型源区层3，如图5所示。
[0081]应说明的是，衬底材料的选择主要取决于以下几个方面:结构特性、界面特性、化学稳定性、热学性能、导电性能、光学性能以及机械性能，选择衬底以及相应的外延层时需要考虑上述几个方面。由于硅是热的良导体，器件的导热性能较好，从而达到延长器件寿命的目的，因此本实施例中以单晶硅衬底为例进行说明，但是需要说明的是，衬底材料除了可以是硅(Si)以外，还可以是碳化硅(SiC)、氮化镓(GaN)或者是砷化镓(GaAS)等。
[0082]S2、在N型源区层3上方进行热氧化形成氧化层4，如图6所示。
[0083]S3、在氧化层4的部分表面上形成光刻胶层5，使用光刻胶层5作为掩膜，对氧化层4进行第一次刻蚀，形成底部与N型源区层3上表面接触的第二沟槽，如图7所示。
[0084]S4、去除光刻胶层5，将第一次刻蚀后未被刻蚀部分的氧化层4作为掩膜，在与第一次刻蚀相同的位置对N型源区层3和P型外延层2进行第二次刻蚀，形成贯穿氧化层4、N型源区层3和P型外延层2，且底部位于衬底I上表面与N型源区层3下表面之间的第一沟槽，如图8所示。
[0085]S5、通过所述第一沟槽底部对P型外延层2进行N型离子注入，形成底部与衬底I上表面接触的N型柱6，如图9所示。
[0086]可理解的是，本步骤是采用自对准方式通过第一沟槽底部向P型外延层2注入N型离子，而且在N型离子注入之后，还要进行高温退火，形成N型柱6。
[0087]S6、在所述第一沟槽内壁形成氧化层4，如图10所示。
[0088]S7、在被氧化层4覆盖的第一沟槽内填充多晶硅7 (掺杂有高浓度的离子)，如图11所示。
[0089]S8、在未被覆盖的氧化层4以及多晶硅7的上方形成介质层8，如图12所示。
[0090]S9、使用光刻胶作为掩膜，对介质层8以及氧化层4进行刻蚀形成接触孔，如图13所示。
[0091]S10、在未被刻蚀的介质层8以及所述接触孔的上方形成金属层9，如图14所示。
[0092]在具体应用中，在本实施例的步骤S2及步骤S6中形成氧化层4的过程中，可以采用热氧化工艺形成氧化层4，所述氧化层4可以优选为氧化硅层，且氧化硅层的厚度为1-1Oum0
[0093]在具体应用中，举例来说，在本实施例的步骤SI与步骤S5的N型离子注入的过程中，所述N型离子可以包括:单离子或复合离子，所述单离子可以包括:氢离子，或氦离子，或硼离子，或砷离子，或铝离子等。
[0094]另外，器件的金属层9可作为源电极与上述N型源区层3相连、栅电极可与上述多晶硅7相连，而在衬底I的另一侧表面也可以沉积一层金属层作为器件的漏电极。
[0095]本发明实施例的沟槽型超结功率器件的制作方法的实质为:沟槽型超结功率器件的有源区的制作方法，如图15所示，图15示出了使用本发明实施例的制作方法制作的沟槽型超结功率器件的有源区004与现有技术提供的沟槽型超结功率器件的划片道区域001、截止环区域002以及分压区域003的位置示意图。
[0096]本实施例的沟槽型超结功率器件的制作方法，使用P型外延片，先通过注入形成N型源区层，然后使用氧化层作为掩膜刻蚀沟槽，采用自对准方式通过沟槽底部向外延区注入N型离子，形成N型柱，与现有技术相比不需使用二次外延工艺，能够降低器件制造成本，减少热退火工艺过程对P柱/N柱电荷浓度的影响，P型外延层以及氧化层将P柱区域与N型柱隔离，能够防止P柱区域和N型柱之间相互扩散，保证N柱和P柱的电荷平衡，提高器件性能。
[0097]第三实施例
[0098]本实施例提供了一种沟槽型超结功率器件，所述沟槽型超结功率器件使用第一或二实施例所述的制作方法而制成。
[0099]本实施例的沟槽型超结功率器件，与现有技术相比不需使用二次外延工艺，能够降低器件制造成本，减少热退火工艺过程对P柱/N柱电荷浓度的影响，P型外延层以及氧化层将P柱区域与N型柱隔离，能够防止P柱区域和N型柱之间相互扩散，保证N柱和P柱的电荷平衡，提高器件性能。
[0100]在本发明的描述中需要说明的是，术语“上方”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
[0101]还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0102]最后应说明的是:以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明的权利要求保护的范围。
【主权项】
1.一种沟槽型超结功率器件的制作方法，其特征在于，包括: 在衬底上形成P型外延层，并对所述P型外延层进行N型离子注入，形成N型源区层； 在所述N型源区层上方形成氧化层，并对所述氧化层、N型源区层和P型外延层进行刻蚀，形成贯穿所述氧化层、N型源区层和P型外延层且底部位于所述衬底上表面与所述N型源区层下表面之间的第一沟槽； 通过所述第一沟槽底部对所述P型外延层进行N型离子注入，形成底部与所述衬底上表面接触的N型柱； 在所述第一沟槽内壁形成氧化层，并在被所述氧化层覆盖的第一沟槽内填充多晶硅。2.根据权利要求1所述的制作方法，其特征在于，所述对所述氧化层、N型源区层和P型外延层进行刻蚀，形成贯穿所述氧化层、N型源区层和P型外延层，且底部位于所述衬底上表面与所述N型源区层下表面之间的第一沟槽，包括: 对所述氧化层进行第一次刻蚀，形成底部与所述N型源区层上表面接触的第二沟槽； 在与第一次刻蚀相同的位置对所述N型源区层和P型外延层进行第二次刻蚀，形成贯穿所述氧化层、N型源区层和P型外延层，且底部位于所述衬底上表面与所述N型源区层下表面之间的第一沟槽。3.根据权利要求2所述的制作方法，其特征在于，所述对所述氧化层进行第一次刻蚀，形成底部与所述N型源区层上表面接触的第二沟槽，包括: 在所述氧化层的部分表面上形成光刻胶层； 将所述光刻胶层作为掩膜，对所述氧化层进行第一次刻蚀，形成底部与所述N型源区层上表面接触的第二沟槽。4.根据权利要求3所述的制作方法，其特征在于，所述在与第一次刻蚀相同的位置对所述N型源区层和P型外延层进行第二次刻蚀，形成贯穿所述氧化层、N型源区层和P型外延层，且底部位于所述衬底上表面与所述N型源区层下表面之间的第一沟槽，包括: 去除所述光刻胶层； 将第一次刻蚀后未被刻蚀部分的氧化层作为掩膜，在与第一次刻蚀相同的位置对所述N型源区层和P型外延层进行第二次刻蚀，形成贯穿所述氧化层、N型源区层和P型外延层，且底部位于所述衬底上表面与所述N型源区层下表面之间的第一沟槽。5.根据权利要求1所述的制作方法，其特征在于，采用热氧化工艺形成所述氧化层，所述氧化层为氧化硅层。6.根据权利要求5所述的制作方法，其特征在于，所述氧化硅层的厚度为1-lOum。7.根据权利要求1所述的制作方法，其特征在于，所述衬底和/或所述P型外延层的基质为单晶娃。8.根据权利要求1所述的制作方法，其特征在于，所述N型离子包括:单离子或复合离子，所述单离子包括:氢离子，或氦离子，或硼离子，或砷离子，或铝离子。9.根据权利要求1-8中任一项所述的制作方法，其特征在于，在填充多晶硅之后，所述制作方法还包括: 在未被覆盖的氧化层以及所述多晶硅的上方形成介质层，并对所述介质层以及所述氧化层进行刻蚀形成接触孔； 在未被刻蚀的介质层以及所述接触孔的上方形成金属层。10.一种沟槽型超结功率器件，其特征在于，所述沟槽型超结功率器件使用权利要求1-9中任一项所述的制作方法而制成。
【文档编号】H01L21/78GK105826196SQ201510008063
【公开日】2016年8月3日
【申请日】2015年1月7日
【发明人】李理, 马万里, 赵圣哲
【申请人】北大方正集团有限公司, 深圳方正微电子有限公司