专利名称：展频锁相环控制电路的制作方法
技术领域：
本发明涉及锁相环电路，更具体地，是一种可利用展频技术进行频率调变，使得输出频率可作均匀展开并且保持稳定的展频锁相环控制电路。
背景技术：
如图1所示，展频锁相环电路(SSPLL)IO通常包括相位比较器11、电荷泵12、滤波器13、电压控制震荡电路14，分频器15、三角波发生器16和调制器17。其中，相位比较器11比较参考频率信号Fref和反馈频率信号Fback，并产生UP/DN信号，控制电荷泵12的充放电，滤波器13用于对电荷泵12的输出信号进行滤波处理,产生电压控制信号Vctrl,从而改变电压控制震荡器(VCO)的振荡频率，该震荡频率进一步输送给分频器15，分频器15进行分频后，生成Fback，并实现Fback和参考频率信号Fref之间的同步，即两者的频率和相位都保持一致。展频锁相环电路10是通过调整分频器15的除数来实现展频功能的。具体地，三角波发生器16根据预定的展频幅度和展频频率，生成相应得三角波，并把它们送入调制器17进行sigma-delta调制，调制器17的输出作为分频器15的除数输入分频器15。在展频锁相环的实现中，由于展频由系统决定，与使用的参考频率Fref无关，因此，在三角波产生器16中，需要一个额外的固定频率信号Fref_tri作为三角波产生器16和调制器17的参考时钟信号。具体地，如图2所示，是三角波产生器16所产生的三角波示意图。三角波的实现具体如下假设需要的展频频率为FSS=30KHz，展频幅度为Amp，给定的额外固定频率为Fref_tri=50MHz,那么除数 N 为N=Fref_tri/FSS=1666. 7 ；为实现的方便，N取值一般都为4的倍数，因此N=1664 ;从而计算出的步长st印为Step=Amp/ (N/4)；由此,在每个Fref_tri的时钟周期内，三角波产生器的输出Sum实现+step或者—step。回到图1，由于额外固定频率信号Fref_tri的引入，在该展频锁相环电路中，具有两个时钟域，即分频器15具有一个时钟域，而三角波发生器16和调制器17具有另一个时钟域。它们分别以参考频率Fref和额外固定频率信号Fref_tri为相应的时钟信号。在实际工作过程中，两个时钟域之间的数据传输(即从调制器17到分频器15的数据传输)并不能100%正确进行。在展频锁相环电路中，由于两个时钟域之间传输的是分频器的分频系数，因此它会直接恶化展频锁相环的噪声性能，甚至影响到整个环路的稳定性
发明内容
本发明的目的，在于解决现有的展频锁相环电路中因存在不同时钟域而导致的数据传输错误以及噪声性能恶化等缺点，从而提供了一种改进的展频锁相环控制电路。本发明的展频锁相环控制电路，包括相位比较器，该相位比较器接入一个参考频率信号，并将该参考频率信号和该控制电路中的反馈频率信号进行相位比较；电荷泵，该电荷泵和该相位比较器相连接，用于接收该相位比较器的输出，并执行充电或放电；滤波器，该滤波器和该电荷泵相连接，用于对该电荷泵的输出进行滤波，并产生一个电压控制信号；电压控制震荡电路，该电压控制震荡电路和该滤波器相连接，用于产生一个震荡频率；分频器，该分频器和该电压控制震荡电路相连接，用于对该震荡频率进行分频处理，并输出该反馈频率信号至该相位比较器；特别地，该控制电路进一步包括三角波发生器、调制器和计算单元，该三角波发生器和该调制器相连接，该调制器和该分频器相连接，其中，该反馈频率信号作为时钟信号接入该三角波发生器以及该调制器；该计算单元接入一个额外固定频率信号以及该反馈频率信号，并和该三角波发生器相连接，其中，该计算单元根据该额外固定频率信号的震荡频率计算该反馈频率信号的震荡频率，并进一步确定待输送给该三角波发生器的除数值和步长值。优选地,该计算单元包括计数器，该计数器接入该反馈频率信号，并计算在预定时间内的震荡次数，该预定时间由该额外固定频率信号震荡预定次数所需时间确定；控制器，该控制器和该计数器相连接，用于当该计数器的计数时间达到该预定时间时，确定计数器的计数值；计算器，该计算器和该控制器相连接，用于接收该计数值，并根据该计数值、该额外固定频率信号、预定的展频频率、该额外固定频率信号震荡的预定次数以及预定展频幅度，计算所述除数值和所述步长值。优选地，所述除数值和所述步长值由以下公式计算得出N=(cntXFreg_tri)/ (MXFSS)；Step=Amp/(N/4);其中，N为所述除数值，cnt为所述计数值，Freg_tri为所述额外固定频率信号的震荡频率，M为所述额外固定频率信号震荡的预定次数，FSS为所述预定展频频率，step为所述步长值，Amp为所述预定展频幅度。优选地,该计算单元包括第一计数器，该第一计数器接入该反馈频率信号；第二计数器，该第二计数器接入该额外固定频率信号；控制器，该控制器分别和该第一计数器和该第二计数器相连接，用于确定当该第二计数器达到预定计数值时，该第一计数器的计数值；计算器，该计算器和该控制器相连接，用于接收该第一计数器的计数值，并根据该第一计数器的计数值、该额外固定频率信号、预定的展频频率、该额外固定频率信号震荡的预定次数以及预定展频幅度，计算该除数值和该步长值。优选地，所述除数值和所述步长值由以下公式计算得出N=(cntXFreg_tri)/ (MXFSS)；Step=Amp/(N/4);其中，N为所述除数值，cnt为所述第一计数器的计数值，Freg_tri为所述额外固定频率信号的震荡频率，M为所述第二计数器的预定计数值，FSS为所述预定展频频率，step为所述步长值,Amp为所述预定展频幅度。本发明的展频锁相环控制电路，三角波发生器和调制器以反馈频率信号为时钟信号，因此其时钟域和其他模块的时钟域相同，这避免了现有的展频锁相环电路中因存在两个时钟域而导致数据传输错误等问题。
图1为现有的一种展频锁相环电路的组成示意图；图2为图1中电路中产生的三角波形示意图；图3为本发明的展频锁相环控制电路的组成示意图；图4为图3中计算单元在一个实施方式中的组成示意图；图5为利用图4中的实施方式的计算单元进行计算的流程图；图6为图3中计算单元在一个实施方式中的组成示意图；图7为利用图6中的实施方式的计算单元进行计算的流程图。
具体实施例方式以下结合附图和具体实施方式
，对本发明的展频锁相环控制电路的组成和工作原理进行详细说明。总体而言，本发明的展频锁相环控制电路，对现有的展频锁相环电路进行改进，使数据传输的核心模块之间具有相同时钟域，即将分频器产生的反馈频率信号接入三角波发生器和调制器，用作二者的时钟信号，与此同时，增加一个计算单元，该计算单元根据反馈频率信号和外接的额外固定频率信号，计算出除数值和步长值输送给三角波发生器，从而保证了整个系统数据传输的精确性和稳定性。具体地，如图3所示，本发明的展频锁相环控制电路100，包括常规的相位比较器110、电荷泵120、滤波器130、电压控制震荡电路140和分频器150。具体地，相位比较器110接入一个参考频率信号Fref，并将参考频率信号Fref和该控制电路中的反馈频率信号Fback进行相位比较，相位比较器110根据比较结果输出UP信号和DN信号给电荷泵120。电荷泵120和相位比较器110相连接，用于接收相位比较器110的输出，即UP或DN信号，并执行充电或放电，当接收到UP信号时，电荷泵120执行充电，当接收到DN信号时，电荷泵执行放电。滤波器130和电荷泵120相连接，用于对该电荷泵的输出进行滤波，并产生一个电压控制信号Vctrl并输入至电压控制震荡电路140。电压控制震荡电路140和滤波器130相连接，用于产生一个震荡频率。分频器150和电压控制震荡电路140相连接，用于对震荡频率进行分频处理，并输出反馈频率信号Fback至相位比较器110。在本发明中，位比较器110、电荷泵120、滤波器130、电压控制震荡电路140和分频器150采用常规设置，其作用也和常规应用相同。特别地，在如图3所示的本发明的实施方式中，该控制电路100进一步包括三角波发生器160、调制器170和计算单元180，三角波发生器160和调制器170相连接，调制器170和分频器150相连接，其中，反馈频率信号Fback作为时钟信号接入三角波发生器160以及调制器170 ;并且，计算单元180接入一个额外固定频率信号Fref_tri以及反馈频率信号Fback，并和三角波发生器160相连接。计算单元180根据额外固定频率信号的震荡频率计算反馈频率信号Fback的震荡频率，并进一步确定待输送给三角波发生器160的除数值和步长值。如前所述，由于展频的频率是由系统决定的，与使用的输入频率，即参考频率信号Fref无关，因此，三角波发生器160需要额外的额外固定频率信号Fref_tri来提供参考频率，用于确定三角波发生器160的除数和步长值，以产生三角波形(sum)输送到调制器170内进行调制。此时，如果将该Fref_tri直接作为三角波发生器160的时钟使用则参考步长
值NFref为NFref = Fref_tri/FSS,(公式 I)其中Fref_tri为额外固定频率信号的频率值，FSS为预定的展频频率值。然而，在本发明中，当将反馈频率信号Fback接入三角波发生器160和调制器170后，虽然三角波发生器160、调制器170具有了和分频器150相同的时钟域，但输入给三角波发生器160的除数值和补长值需要重新确定，因此，在本发明中，增加一个计算单元，来对反馈频率信号的频率进行确定，进而得出实际的除数值和步长值。这是因为，由于三角波发生器160接入反馈频率信号作为其时钟频率，因此实际的除数值N满足以下公式FSS=Fback/N,(公式 2)由此，根据上述公式I和公式2，可对反馈频率信号的频率进行确定，进而确定除数值和步长值。容易理解，在计算单元180进行计算的过程中，对反馈频率信号的频率的确定或计算，并不一定必须是计算出实际的反馈频率值，而仅得出其与额外固定频率信号Fref_tri频率的比例关系即可。具体地，如图4所示，在本发明的一个实施方式中，计算单元180包括计数器181、控制器182和计算器183，其中，计数器181接入反馈频率信号Fback，并计算在预定时间内的震荡次数，该预定时间由该额外固定频率信号震荡预定次数所需时间确定；控制器182和计数器相连接，用于当计数器181的计数时间达到预定时间时，确定计数器的计数值cnt ;计算器183和控制器182相连接，用于接收计数值cnt，并根据计数值cnt、该额外固定频率信号Fref_tri，该预定的展频频率FSS、额外固定频率信号震荡的预定次数M以及预定展频幅度Amp,计算除数值N和步长值step。如图5所示，是利用图4的实施方式中的计算单元对除数值N和步长值step进行计算的流程示意图。其中，在步骤SlOO中，确定额外固定频率信号在预定的M个周期内所需的时间T。该时间T作为控制器182的测量时间。测量时间T满足以下公式T=M/Fref_tri ;(公式 3)接下来，在步骤S200中，控制器182控制计数器182开始计数，并在时间T内得出反馈频率信号Fback震荡的次数cnt。容易得出，震荡次数cnt满足以下公式
T=cnt/Fback;(公式 4)进一步可确认反馈频率信号的频率值Fback=cnt/ (MXFref_tri);(公式 5)接下来，在步骤S400中，根据计数结果，计算待输入给三角波发生器的除数N以及步长值step。根据公式1-5,可得出除数N和步长step为N=cntXNFref/M=(cntXFreg_tri)/(MXFSS);(公式 6)Step=Amp/ (N/4);(公式 7)由上可知，计算单元的实质在于在M个Fref_tri周期内，计算出Fback信号的震荡次数，从而对Fback的频率值进行确定。进而得出实际的除数值和步长值。因此，如图6所示，也可利用两个计数器来组成计算单元。具体地，在该实施方式中，计算单元180包括第一计数器181、第二计数器184、控制器182和计算器183。其中，第一计数器接入该反馈频率信号Fback，用于对Fback的震荡次数进行计数；第二计数器接入该额外固定频率信号Fref_tri,用于对Fref_tri的震荡次数进行计数。控制器182分别和第一计数器181和第二计数器184相连接，用于确定当第二计数器达到预定计数值M时，第一计数器的计数值cnt。计算器183和控制器182相连接，用于接收第一计数器的计数值cnt，并根据第一计数器的计数值cnt、额外固定频率信号Fref_tr1、预定的展频频率FSS、额外固定频率信号震荡的预定次数M以及预定展频幅度，计算除数值N和步长值step。如以上公式6和公式7所示。相应地，如图7所示，是利用图6中的实施方式进行计算的流程图。其中，在步骤SlOOj中，利用第一计数器181和第二计数器182，同时对反馈频率信号Fback和额外固定频率信号Fref_tri的震荡次数进行计数。在步骤S200’，当额外固定频率信号Fref_tri的震荡次数达到预定值M时，控制器182确定此时反馈频率信号Fback的计数值cnt。在步骤S300’中，计算器183根据反馈频率信号Fback的计数值cnt，计算待输送给三角波发生器的除数值N和步长值step。假设FSS=30KHz，Fref_tri=50MHz，则有Nftef =1664，存于寄存器中，在设计中选择M=258 (或者其他2n次幂，方便进行除法计算，M越大，最终的计算结果越准确)，那么在本发明中的结构中，角波发生器的除数值N和步长值step可由上述公式6和7方便地求得。重新参考图3，当除数值N和步长值step确定后，常规地，三角波产生器输出sum信号实现加步长(+step)或减步长(-step)的操作，并输送给调制器进行sigma-delta调制，然后再由分频器150进行分频处理。调制器170和分频器150的结构和功能均和现有设计相同。综上所述，本发明的展频锁相环控制电路，三角波发生器和调制器以反馈频率信号为时钟信号，因此其时钟域和其他模块的时钟域相同，这避免了现有的展频锁相环电路中因存在两个时钟域而导致数据传输错误等问题。并且，本发明的计算单元结构简单，对于电路结构而言增加的面积非常有限。
权利要求
1.一种展频锁相环控制电路，包括: 相位 比较器，该相位比较器接入一个参考频率信号，并将该参考频率信号和该控制电路中的反馈频率信号进行相位比较； 电荷泵，该电荷泵和该相位比较器相连接，用于接收该相位比较器的输出，并执行充电或放电； 滤波器，该滤波器和该电荷泵相连接，用于对该电荷泵的输出进行滤波，并产生一个电压控制信号； 电压控制震荡电路，该电压控制震荡电路和该滤波器相连接，用于产生一个震荡频率； 分频器，该分频器和该电压控制震荡电路相连接，用于对该震荡频率进行分频处理，并输出该反馈频率信号至该相位比较器； 其特征在于，该控制电路进一步包括三角波发生器、调制器和计算单元，该三角波发生器和该调制器相连接，该调制器和该分频器相连接，其中， 该反馈频率信号作为时钟信号接入该三角波发生器以及该调制器； 该计算单元接入一个额外固定频率信号以及该反馈频率信号，并和该三角波发生器相连接，其中，该计算单元根据该额外固定频率信号的震荡频率计算该反馈频率信号的震荡频率，并进一步确定待输送给该三角波发生器的除数值和步长值。
2.根据权利要求1所述的展频锁相环控制电路，其特征在于，该计算单元包括: 计数器，该计数器接入该反馈频率信号，并计算在预定时间内的震荡次数，该预定时间由该额外固定频率信号震荡预定次数所需时间确定； 控制器，该控制器和该计数器相连接，用于当该计数器的计数时间达到该预定时间时，确定计数器的计数值； 计算器，该计算器和该控制器相连接，用于接收该计数值，并根据该计数值、该额外固定频率信号、预定的展频频率、该额外固定频率信号震荡的预定次数以及预定展频幅度，计算所述除数值和所述步长值。
3.根据权利要求2所述的展频锁相环控制电路，其特征在于，所述除数值和所述步长值由以下公式计算得出:N=(cntXFreg_tri)/ (MXFSS)；Step=Amp/(N/4); 其中，N为所述除数值，cnt为所述计数值，Freg_tri为所述额外固定频率信号的震荡频率，M为所述额外固定频率信号震荡的预定次数，FSS为所述预定展频频率，step为所述步长值，Amp为所述预定展频幅度。
4.根据权利要求1所述的展频锁相环控制电路，其特征在于，该计算单元包括: 第一计数器，该第一计数器接入该反馈频率信号； 第二计数器，该第二计数器接入该额外固定频率信号； 控制器，该控制器分别和该第一计数器和该第二计数器相连接，用于确定当该第二计数器达到预定计数值时，该第一计数器的计数值； 计算器，该计算器和该控制器相连接，用于接收该第一计数器的计数值，并根据该第一计数器的计数值、该额外固定频率信号、预定的展频频率、该额外固定频率信号震荡的预定次数以及预定展频幅度，计算该除数值和该步长值。
5.根据权利要求4所述的展频锁相环控制电路，其特征在于，所述除数值和所述步长值由以下公式计算得出: N=(cntXFreg_tri)/ (MXFSS)；Step=Amp/(N/4); 其中，N为所述除数值，cnt为所述第一计数器的计数值，Freg_tri为所述额外固定频率信号的震荡频率，M为所述第二计数器的预定计数值，FSS为所述预定展频频率，step为所述步长值，Amp为所述预 定展频幅度。
全文摘要
本发明公开了一种展频锁相环控制电路，包括三角波发生器、调制器和计算单元，其中，该反馈频率信号作为时钟信号接入该三角波发生器以及该调制器；该计算单元接入一个额外固定频率信号以及该反馈频率信号，并和该三角波发生器相连接，其中，该计算单元根据该额外固定频率信号的震荡频率计算该反馈频率信号的震荡频率，并进一步确定待输送给该三角波发生器的除数值和步长值。本发明的展频锁相环控制电路可避免现有的展频锁相环电路中因存在两个时钟域而导致数据传输错误等问题。
文档编号H03L7/197GK103078637SQ20121058810
公开日2013年5月1日 申请日期2012年12月31日 优先权日2012年12月31日
发明者郑佳鹏, 常仲元, 覃正才, 肖侃, 吕回, 李冠林, 李长虹, 张亮 申请人:上海贝岭股份有限公司