本申请涉及rf信号传输，并且更特别地涉及用于馈送rf信号到放大器电路中的耦合器。
背景技术：
rf放大器电路被用在各种各样的应用中。诸如ldmos（横向扩散金属氧化物半导体）晶体管的高功率晶体管被一般用于形成rf放大器。这些晶体管通常被封装在通用器件封装中，该封装可以容易连接到外部组件，诸如印刷电路板（pcb）。
doherty功率放大器由于它们在宽带宽上的高效率而在rf应用中正变得越来越普遍。doherty放大器配置包括主放大器和峰值放大器。主放大器在高效率下操作并且在大多数操作范围期间提供rf信号放大。当要求附加功率时，峰值放大器打开。封装的doherty放大器配置通常包括集成在器件封装内的输入和输出匹配网络，以将rf信号馈送到主和峰值功率晶体管并且组合从主和峰值功率晶体管生成的rf功率。输入和输出匹配网络还通常被调谐到固定的阻抗匹配值（例如，50欧姆）。
在doherty放大器中，峰值放大器（其在c类中进行偏置）的输入阻抗将随着rf功率驱动水平而改变。该阻抗改变可能使主放大器的输入匹配失谐，从而导致不利的am-am和am-pm性能或甚至可靠性和耐用性问题。
减轻输入匹配网络的失谐的一个方式是外部连接（即，封装的外部）混合耦合器。混合耦合器隔离主和峰值放大器的输入之间的rf信号。然而，该技术的一个缺点是它要求主和峰值功率晶体管的输入在连接到混合耦合器之前首先被匹配到50欧姆，并且这限制了doherty放大器的频率带宽。此外，外部可连接的混合耦合器仅以固定的相位差（例如，90度、180度等）可用。在很多情况下，所期望的是，调节总体相位差到最优值（例如，稍微大于或小于90或180度）。这可被完成的唯一方式是在混合耦合器和封装的doherty放大器之间插入相位延迟线（例如，电感器、电容器、pcb传输线等），这增加了器件的成本和复杂性。外部混合耦合器的使用因此限制了doherty放大器板可被做得多小和多么成本高效。
在另一配置中，外部混合耦合器被省略并且doherty放大器的输入通过外部90度相位线接合。然而，在没有混合耦合器的情况下，在主和峰值放大器之间存在差的隔离。这导致性能和可靠性问题。此外，am-am和am-pm性能对主和峰值晶体管中的制造变化变得非常敏感，因此导致差的产率。
技术实现要素：
公开了一种rf器件封装。根据实施例，rf器件封装包括rf输入端子和第一和第二放大器输入节点。rf器件封装还包括整体地形成为rf器件封装的部分的混合耦合器。混合耦合器连接在rf输入端子与第一和第二放大器输入节点之间。混合耦合器包括：第一lc网络，直接电连接到rf输入端子并且与第一和第二放大器输入节点物理断开；第二lc网络，直接电连接到第一放大器输入节点并且与rf输入端子和第二放大器输入节点物理断开；和第三lc网络，直接电连接到第二放大器输入节点并且与rf输入端子和第一放大器输入节点物理断开。在互感器（transformer）配置中，第二和第三lc网络各自电感耦合到第一lc网络。
公开了一种封装的rf放大器电路。根据实施例，封装的rf放大器电路包括rf输入端子、rf输出端子和第一和第二放大器。第一和第二放大器各自具有耦合到rf输入端子的输入和耦合到rf输出端子的输出。放大器电路还包括整体地形成为封装的rf放大器电路的部分的混合耦合器。混合耦合器连接在rf输入端子与第一和第二放大器的输入之间。混合耦合器包括：第一lc网络，直接电连接到rf输入端子并且与第一和第二放大器的输入物理断开；第二lc网络，直接电连接到第一放大器的输入并且与rf输入端子和第二放大器的输入物理断开；和第三lc网络，直接电连接到第二放大器的输入并且与rf输入端子和第一放大器的输入物理断开。在互感器配置中，第二和第三lc网络各自电感耦合到第一lc网络。
附图说明
附图的元素不一定相对于彼此成比例。相同的参考数字指定对应的类似部分。各种图示的实施例的特征可被组合，除非它们彼此排斥。在附图中描绘并且在以下描述中详述实施例。
图1图示了根据实施例的rf放大器电路的示意图，rf放大器电路包括馈送rf信号到两个晶体管的输入的混合耦合器。
图2图示了根据实施例的混合耦合器的示意图。
包括图3a-3c的图3图示了根据实施例的由丝焊、片状电容器和电阻器的布置形成的图2的混合耦合器的配置。图3a图示了混合耦合器的对角视图，图3b图示了混合耦合器的平面视图，并且图3c图示了分支隔离电阻器的特写（closeup）视图。
图4图示了根据实施例的配置为提供在输出之间的相位延迟的混合耦合器的示意图。
包括图5a-5b的图5图示了根据实施例的由丝焊、片状电容器和电阻器的布置形成的图4的混合耦合器的配置。图5a图示了混合耦合器的对角视图，并且图5b图示了混合耦合器的平面视图。
图6图示了根据另一实施例的配置为提供在输出之间的相位延迟的混合耦合器的示意图。
包括图7a-7b的图7图示了根据实施例的由丝焊、片状电容器和电阻器的布置形成的图6的混合耦合器的配置。图7a图示了混合耦合器的对角视图，并且图7b图示了混合耦合器的平面视图。
包括图8a-8b的图8图示了根据实施例的封装rf放大器电路，该封装rf放大器电路包括整体地形成为封装rf放大器电路的部分的混合耦合器。图8a图示了封装rf放大器电路的对角视图，并且图8b图示了封装rf放大器电路的平面视图。
具体实施方式
本文描述的实施例包括具有整体地形成为封装结构的部分的混合耦合器的rf器件封装。因为混合耦合器被提供在封装结构内，所以不需要在板级外部连接混合耦合器。例如如果rf器件封装被配置为模制腔封装，则混合耦合器位于封装腔内，使得外部混合耦合器不是必要的。
rf器件封装可被用在其中作为在两个输入之间的隔离是必要的任何rf应用中。例如，可与doherty放大器电路一起使用rf器件封装，其中将混合耦合器连接使得混合耦合器将馈送主和峰值放大器的输入。该构造提供了在doherty放大器的主和峰值放大器之间的高度隔离（例如，15db或更多）。
根据一个实施例，混合耦合器由安装到rf器件封装的基板的丝焊、片状电容器和电阻器的布置形成。这些元件可以位于rf输入引线和功率晶体管的安装位置之间。焊线的跨度彼此交叉以形成交叉耦合的电感器。交叉耦合的电感器传播rf信号以分离混合耦合器的分支，但是阻挡反射的低频和dc信号。以该方式，主和峰值放大器的输入端子（既在物理上又电气上）彼此隔离，但两者耦合到rf输入节点。
将混合耦合器并入在器件封装内消除了对外部混合耦合器的需要，并且还消除了对外部相位延迟线的需要。用户仅需要匹配doherty放大器的输入和输出阻抗到固定值（例如，50欧姆）。相应地，可使用本文描述的实施例组装小得多并且成本高效的doherty放大器，以满足来自客户对较小和较不昂贵的设计的不断增长的需求。与其它集成doherty放大器设计相比，由混合耦合器提供的在主和峰值晶体管之间的高度隔离将产生更好的am-am和am-pm曲线、更好的耐用性和可靠性以及对晶体管性能中的制造变化更少的敏感性。本领域普通技术人员根据图的以下描述将领会到另外的优点。
参考图1，描绘了rf放大器电路100的顶层电路拓扑。因此rf放大器电路100可被并入到器件封装中。即，rf放大器电路100的端子可以是器件封装的连接点（例如引线），其中这些端子可外部连接到外部器件（例如pcb）。rf放大器电路100包括rf输入端子102、第一和第二dc馈送端子104、106和rf输出端子108。rf放大器电路100放大被施加到rf输入端子102的rf信号，并且rf信号的经放大版本出现在rf输出端子108处。
rf放大器电路100可包括各种有源器件配置中的任何一个。根据实施例，rf放大器电路100被配置作为doherty放大器，该doherty放大器具有形成主放大器的第一功率晶体管110和形成峰值放大器的第二功率晶体管112。可以从各种切换器件（例如，mosfet、ldmosfet、bjt等）中的任何一个提供第一和第二功率晶体管110、112。第一和第二dc馈送端子104、106允许dc偏置被分别直接施加到主和峰值放大器的输入节点（例如栅极节点）。主和峰值放大器的输出馈送到rf输出端子108中。rf放大器电路100还包括输出匹配网络114以组合从主和峰值放大器生成的功率并且匹配rf放大器电路100的输出阻抗到固定的中间值（例如5欧姆）。rf放大器电路100外部的pcb匹配网络可以最终被用于匹配中间输出阻抗（例如5欧姆）到最终固定值（例如50欧姆）。
rf放大器电路100还包括连接在rf输入端子102与主和峰值放大器的输入之间的混合耦合器116。混合耦合器116是具有第一输入端口118和第一和第二输出端口120、122的无源rf器件。混合耦合器116提供在第一和第二输出端口120、122之间的电隔离。即，在第一和第二输出端口120、122之一上外加的电压不出现在第一和第二输出端口120、122中的相对输出端口处。混合耦合器116在第一和第二输出端口120、122之间划分施加到第一输入端口118的rf信号的功率。在图1的实施例中，第一和第二输出端口120、122连接到第一和第二功率晶体管110、112的输入端子（即，栅极），使得混合耦合器116将在第一和第二功率晶体管110、112的这两个输入端子（即，栅极）之间划分施加到rf输入端子102的rf信号的输入功率。混合耦合器116的功率分配可以是相等或不等的。在一个实施例中，混合耦合器116是所谓的3db耦合器，该耦合器在第一和第二输出端口120、122之间相等地划分在rf输入端子102处出现的rf功率。即，第一和第二功率晶体管110、112的输入中的每个接收rf信号的功率的50%。替代地，混合耦合器116可以被配置为非对称地划分rf功率。此外，混合耦合器116还可被配置为如在第一和第二输出端口120、122之间将相移并入在rf信号中。相移可以是包括但不限于90度或180度的任何值。
参考图2，根据实施例描绘了混合耦合器116的电路拓扑。混合耦合器116包括第一输入端口118和第一和第二输出端口120、122。第一输入端口118可以直接电连接到例如在器件封装内的rf输入端子102（如图1中示出）。第一和第二输出端口120、122可以直接连接到在器件封装内的主放大器和峰值放大器（如图1中示出）的输入端子。
混合耦合器116包括：第一lc网络124，直接电连接到第一输入端口118；第二lc网络126，直接电连接到第一输出端口120；和第三lc网络128，直接电连接到第二输出端口122。第一、第二和第三lc网络124、126、128中的每个彼此物理断开。即，第一lc网络124的导体与第二和第三lc网络126、128的导体完全物理分离，第二lc网络126的导体与第一和第三lc网络124、128的导体完全物理分离，并且第三lc网络128的导体与第一和第二lc网络124和126的导体完全物理分离。
虽然第一lc网络124与第二和第三lc网络126、128物理断开，但是第一lc网络124通过电感耦合电耦合到第二和第三lc网络126、128。更特别地，第一互感器130耦合第一lc网络124到第二lc网络126，并且第二互感器132耦合第一lc网络124到第三lc网络128。以该方式，施加到第一输入端口118的ac信号将传播到第一和第二输出端口120、122。然而有利地，由第一和第二互感器130、132阻挡dc电压和某些低频信号。因此，在图1的配置中，主和峰值放大器可以各自独立地通过dc信号进行偏置，这对于doherty放大器的正确操作是必要的。
根据实施例，第一lc网络124包括彼此电气并联的第一和第二分支134、136。第一互感器130被提供在第一分支134上，并且第二互感器132被提供在第二分支136上。第一lc网络124还包括串联连接在第一和第二分支134、136之间的第一电阻器138。
有利地，混合耦合器116提供在第一和第二输出端口120、122之间的高度隔离（例如，15db或更多）。该高度隔离可以例如在图1的doherty放大器配置中特别有利。由于该隔离，第三lc网络128中的不需要的反射被基本上防止到达第二lc网络126。类似地，在第二lc网络126中的不需要的反射被基本上防止到达第三lc网络128。在任一情况中，第一和第二互感器130、132两者将反射隔离以防止到达第一和第二输出端口120、122中的与反射相对的输出端口。在第一lc网络124的第一和第二分支134、136之间包括第一电阻器138有利地增大在第一和第二输出端口120、122之间的隔离，因为出现在第一分支134上的任何反射将在到达相对的第二分支136之前通过第一电阻器138而被衰减，并且反之亦然。即，第一电阻器138引入针对在第一和第二输出端口120、122之间的信号反射的附加程度的衰减。
参考图3，示出了由丝焊、片状电容器和电阻器的布置形成的示例性混合耦合器116电路。该布置可被用于提供在图2中示出的电路拓扑。
图3的混合耦合器116电路的一些或所有电容器由分段电容器阵列140形成。每个分段电容器阵列140包括布置成在纵长串中彼此靠近的多个分立电容器142。在该纵长串中，每个电容器142与紧密相邻的电容器断开。可以利用高导电材料将交替的分立电容器接合在一起，以形成彼此交叉的电容器组。例如，参考回到图2，混合耦合器116电路包括一组四个电容器c1、c2、c7和c8。该组由分段电容器阵列140之一通过由导电线（未示出）连接四个不同组的电容器142形成，该导电线在分段电容器阵列140下方。
根据实施例，混合耦合器116电路包括第一和第二分段电容器阵列144、146和第一和第二片状电容器148、150。第一电容器阵列144与形成混合耦合器116的第一输入端口118的导电焊盘152紧密相邻。第二电容器阵列146具有与第一电容器阵列144相同的长度，并且与第一电容器阵列144相邻。第一和第二片状电容器148、150不包括多个分立电容器而是包括单个电容器。第一和第二片状电容器148、150与第二电容器阵列146相邻，并且比第一和第二电容器阵列144、146更短。该配置提供空间高效的布局，但是其表示仅一个示例。任何数量的分段电容器阵列或片状电容器可以被用于提供混合耦合器116。此外，任何数量的分立电容器142一起可以被提供在每个分段电容器阵列140中。
在电容器阵列140中的电容器142中的每个的第一（上）端子154在分段电容器阵列140的上侧处是可访问的。电容器142中的每个的第二（下）端子（未示出）在分段电容器阵列140的相对侧处是电气可访问的。以该方式，在每个分段电容器阵列140中的分立电容器142可以直接电连接到芯片安装表面，该芯片安装表面通过将分段电容器阵列140直接放置在基板上而形成公共端子（例如gnd）。
分段电容器阵列140和第一和第二片状电容器148、150可以由半导体器件形成。例如，这些电容器可以由诸如硅（si）、硅锗（sige）、氮化硅（gan）等的技术形成。此外，可以使用提供单位单元电容器的纵长串的任何其他材料或技术来形成分段电容器阵列140。此外，第一和第二片状电容器148、150可以由半导体器件（诸如mosfet）的输入电容（例如栅极电容）提供或被考虑作为半导体器件（诸如mosfet）的输入电容（例如栅极电容）。
混合耦合器116电路的一些或所有电感器可以由电感焊线156形成，电感焊线156连接在分段电容器阵列140中的电容器142中的每个的上端子154与第一和第二片状电容器148、150之间。焊线156可以由任何电导体（诸如铜、铝等及其适当的合金）形成。如本领域普通技术人员将领会到的，存在与任何线连接相关联的某一电感。因此，在分离的端子（例如，两个分段电容器阵列140的上端子154）之间延伸的焊线156的每个跨度提供定义的电感。可以通过调整焊线156的跨度的物理参数来确定和适当调节该电感值。可以调整以实现期望电感的示例性物理参数包括焊线156的高度、在焊线156之间的分离距离、焊线156的跨度的长度和焊线156的材料组成，仅举几个示例。
根据实施例，混合耦合器116包括焊线156的第一、第二和第三组158、160、162，每个组具有在混合耦合器116内的唯一连接性。更特别地，电感焊线156的第一组158直接电连接到第一输入端口118和第一和第二分段电容器阵列144、146。电感焊线156的第一组158与第一和第二片状电容器148、150物理断开。电感焊线156的第二组160直接电连接到第一和第二分段电容器阵列144、146和第一片状电容器148。电感焊线156的第二组160与第二片状电容器150和第一输入端口118物理断开。焊线156的第三组162直接电连接到第一和第二分段电容器阵列144、146和第二片状电容器150。焊线156的第三组162与第一片状电容器148和第一输入端口118物理断开。
混合耦合器116的第一和第二互感器130、132由焊线156的彼此交叉的跨度形成。如本文使用的，彼此交叉的指代一种配置，由此不同连接的焊线156被布置成以交替的方式彼此靠近。例如，在彼此交叉的配置中，来自第一组158的焊线156被布置为紧密靠近来自第二组160的焊线156，其进而被布置为紧密靠近来自第一组158的焊线156，以此类推。由于紧密接近的彼此交叉的焊线156，互感产生，使得由焊线生成的磁场在另一个焊线中感应电流，并且反之亦然。以该方式，物理断开的焊线156被配置为传播ac信号，但是阻挡dc和低频ac信号。
第一互感器130由焊线156的第一组158的跨度形成，该跨度与第二组160的跨度彼此交叉。第二互感器由焊线156的第一组158的跨度形成，该跨度与第三组162的跨度彼此交叉。可通过适当调整焊线156的配置（例如跨度的数量、高度等）来调节第一和第二互感器130、132的参数（例如互感比）。在图3的示例中，焊线156的组以1：1的比率彼此交叉，并且因此第一和第二互感器130、132各自具有1：1的互感比。然而，其它比率是可能的。
图3c描绘了连接在第一lc网络的第一和第二分支134、136之间的第一电阻器138的特写视图。第一电阻器138连接在第一分段电容器阵列144中的分立电容器142中的两个电容器之间。第一电阻器138由将分立电容器142中的两个电容器连接在一起的材料的阻性跨度形成。这些电容器142之一连接到第一lc网络124的第一分支134。其它电容器124连接到第一lc网络124的第二分支136。
根据实施例，第一电阻器138由连接在第一分段电容器阵列144中的电容器142中的两个电容器之间的电导体（例如，铜、铝等）形成。电导体可以被有意形成在非线性几何结构中，以便提供附加的电阻。电导体的几何结构和材料可以被调节以实现期望的电阻，例如极大衰减来自在期望操作点处的第二和第三lc网络126、128的rf信号反射的电阻。根据实施例，第一电阻器138具有在1和10欧姆之间的电阻值。电阻的精确值被调整以优化在混合耦合器116的输出端口120、122之间的隔离，并且取决于连接到耦合器输出的器件的操作设计频率和尺寸。根据另一实施例，第一电阻器138由连接到第一分段电容器阵列144中的电容器142中的两个电容器的分立组件提供。根据又一实施例，第一电阻器138由集成在第一分段电容器阵列144中的一个或多个组件提供。
参考图4，描绘了混合耦合器116的另一电路拓扑。图4的混合耦合器116与图2的混合耦合器116的不同之处在于，图4的混合耦合器116另外包括相位延迟元件，该相位延迟元件被配置为在混合耦合器116的输出端口120、122处并入相移。即，第一输出端口处的rf信号与第二输出端口122处的rf信号异相固定的量（例如，90度、180度等）。这通过将延迟元件并入到第三lc网络128中来实现。可以由电抗组件（即，电容器或电感器）的任何组合来提供延迟元件。例如，如图4所示，第三lc网络128包括附加电容器164和附加电感器166。附加电容器164和附加电感器166不具有在第二lc网络126中的配对组件。附加电感器166和电容器164因此将第三lc网络128的阻抗与第二lc网络126区分开。结果，施加到第一输入端口118并且跨第一和第二互感器130、132（名义上）传播的rf信号将由于相位延迟元件同时被偏移成与第三lc网络128中的相位相异。可以通过适当设置附加电容器和电感器164、166的参数来设置相移的精确量。根据实施例，附加电容器164和电感器166的阻抗使得rf信号在输出端口120、122处异相九十度。根据另一实施例，附加电容器和电感器164、166被配置为如在输出端口120、122之间使rf信号偏移180度（即，完全异相）。
参考图5，示出了由丝焊、片状电容器和电阻器的布置形成的示例性混合耦合器116电路。该布置可以被用于提供例如图4中示出的电路拓扑。该布置与图3的布置的不同之处在于，该布置另外包括第三片状电容器168。第三片状电容器168被用于提供以上所述的第三lc网络128的附加电容器164。以上所述的第三lc网络128的附加电感器166由连接第二片状电容器150到第三片状电容器168的焊线156的第三组162的跨度提供。有利地，这些组件的参数可以被容易调节以计及工艺变化或与标称值的其它偏差。例如如果通过测试确定在混合耦合器116的输出端口120、122之间的rf信号的相移稍微与标称值不同（例如，九十度），则可以通过线处理的后端而容易调节附加电容器和电感器164、166的属性以补偿该偏差。例如，焊线156的高度和到第三片状电容器168中的电容器142的连接量可以被改变以增大或减小第三lc网络128的阻抗，并且因此实现标称相移值。
参考图6，描绘了混合耦合器116的另一电路拓扑。图6的混合耦合器116与图4的混合耦合器116的不同之处在于，图6的混合耦合器116另外包括并入到第二lc网络126中的相位延迟元件。在该实施例中，第二和第三lc网络126、128两者包括相位延迟元件（即，电容器和电感器）。例如，如图6所示，第二lc网络126包括附加电容器170和附加电感器172。
根据实施例，第二lc网络126的相位延迟元件170、172具有与第三lc网络128的相位延迟元件164、166相比不同的阻抗。该非对称性维持在第二和第三lc网络之间的阻抗差，并且因此如在输出端口120、122之间提供期望相移（例如，90度、180度等）。
参考图7，示出了由丝焊、片状电容器和电阻器的布置形成的示例性混合耦合器116电路。该布置可被用于提供例如图6所示的电路拓扑。图7的布置与图5的布置的不同之处在于，图7的布置另外包括第四片状电容器174。第四片状电容器174被用于提供以上所述的第二lc网络126的附加电容器170。以上所述的第二lc网络126的附加电感器172由连接第一片状电容器148到第四片状电容器174的焊线156的第二组160的跨度提供。可以以如先前所述的类似方式调节第二lc网络126的附加电容器和电感器170、172的阻抗。如图7所示，连接第一片状电容器148到第四片状电容器174的焊线156的第二组160的跨度具有与连接第二片状电容器150到第三片状电容器168的焊线156的第三组162的跨度（即，在第三lc网络128中的焊线156的相邻跨度）相比不同的高度。这导致与第三lc网络128中的相比第二lc网络126中的相位延迟元件的不同电感。
与图5的配置相比，图7的混合耦合器116电路配置的一个显著优点是提供第四片状电容器174以及焊线156的对应跨度提供了在混合耦合器116的第一输入端口118与第一和第二输出端口120、122之间的均匀距离[d]。相比之下，在图5的配置中，第一和第二输出端口120、122彼此偏移。此外，将第四片状电容器174和对应焊线156并入到混合耦合器116中提供了关于对相位延迟元件的阻抗调节的可能性的附加灵活性。相应地，可通过对附加电容器164、170或附加电感器166、172中的任何一个的阻抗调节来实现期望相移和/或阻抗匹配值。
参考图8，描绘了封装rf放大器电路200。rf放大器电路200可以（但不一定）是doherty放大器电路。器件封装包括电绝缘基板202，其中导电芯片安装表面204形成在基板202上。芯片安装表面204可以例如是铜层。封装rf放大器电路200还包括相邻于芯片安装表面204并且从芯片安装表面204延伸出的第一和第二导电引线206、208。第一和第二导电引线206、208可以分别形成封装rf放大器电路200的rf输入端子和rf输出端子。器件封装还包括相邻于芯片安装表面204并且从芯片安装表面204延伸出的第一和第二导电dc栅极偏置引线210、212。
封装rf放大器电路200还包括安装在芯片安装表面上的第一和第二放大器214、216。第一和第二放大器214、216可以是诸如mosfet的半导体器件。根据实施例，第一和第二放大器214、216被安装在所谓的源极向下配置，其中输出端子（例如源极端子）之一直接面向并且电连接到芯片安装表面204。第一和第二放大器214、216的输入端子（例如栅极端子）面向上，使得它们对于焊线是可访问的。
如本文描述的混合耦合器116整体地形成为封装rf放大器电路200的部分。整体地形成指代由器件封装内部的组件提供混合耦合器116的事实。即，混合耦合器116的每个组件连接在第一和第二导电引线206、208之间。在图8的实施例中，混合耦合器116连接在第一输入引线206与第一和第二放大器214、216的输入端子之间。在该配置中，混合耦合器116因此形成馈送第一和第二放大器214、216的输入网络的部分。
根据实施例，封装rf放大器电路200包括连接在第一和第二放大器214、216的输出与第二输出端子208之间的输出匹配网络218。输出匹配网络218被配置为组合由第一和第二放大器214生成的功率并且还可被配置为将封装rf放大器电路200的输出阻抗匹配到中间固定值（例如5欧姆）。输出匹配网络218由以与混合耦合器116类似的方式布置丝焊和分立片状电容器形成。以该方式，匹配到固定阻抗值并且具有内置混合耦合器作为输入匹配网络的部分的封装rf放大器电路200被以最小的尺寸和代价实现。
术语“直接电连接”描述了在电连接元件之间的永久低欧姆连接，例如在有关的元件之间的直接接触或经由金属和/或高掺杂半导体的低欧姆连接。
术语“电耦合”指示可以在电耦合元件之间提供被适配用于信号传输的一个或多个介入元件，例如两个电耦合元件可以具有在它们之间的互感器和/或晶体管。在该情况下，元件被电耦合，但是未直接电连接。
诸如“低于”、“之下”、“下”、“之上”、“上”等的空间相对术语被用于容易描述以解释一个元件相对于第二元件的定位。除了与图中描绘的取向不同的取向之外，这些术语旨在包含器件的不同取向。此外，诸如“第一”、“第二”等的术语还被用于描述元件、区、部分等，并且还未旨在进行限制。类似术语遍及说明书指代类似元件。
如本文使用的，术语“具有”、“含有”、“包括”、“包含”等是开放式术语，其指示陈述的元件或特征的存在，但不排除附加的元件或特征。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文明确另有指示。
应当理解的是，本文描述的各种实施例的特征可以彼此组合，除非另外特别指出。
虽然本文已经说明和描述了具体实施例，但是本领域普通技术人员将领会到，各种替代和/或等同实施方式可替代示出和描述的具体实施例，而不偏离本发明的范围。本申请旨在覆盖本文讨论的具体实施例的任何适配或变化。因此，意图是，本发明仅由权利要求及其等同物限制。
考虑到以上范围的变化和应用，应当理解的是，本发明不由前述描述限制，其也不由附图限制。相反，本发明仅由所附权利要求及其法律等同物限制。