MOSFET MN1的源极和第一电容C1的另一端连接，所述第一 NMOSFET MN1的栅极和第一 PMOSFET MP1的栅极连接，所述第一 PMOSFET MP1的栅极为第一电容充放电电路1的输入端，所述第一电阻R1的另一端为第一电容充放电电路1的输出端，所述第二电容充放电电路2包括第二 PMOSFET MP2、第二电阻R2、第二 NMOSFET MN2和第二电容C2，所述第二电容充放电电路2的电路连接和第一电容充放电电路1的电路连接一样，所述第二PMOSFET MP2的栅极为第二电容充放电电路2的输入端，所述第二电阻R2的另一端为第二电容充放电电路2的输出端。
[0016]所述第一电容充放电电路1和第二电容充放电电路2分别产生用于第一电容C1和第二电容C2的充电电压VI和V2。
[0017]所述第一电容充放电电路1的输出端与第一比较器P1的第一输入端连接，所述第二电容充放电电路2的输出端与第二比较器P2的第一输入端连接，所述基准电压输入端VREF分别与第一比较器P1的第二输入端和第二比较器P2的第二输入端连接，所述第一比较器P1的第一输入端和第二比较器P2的第一输入端为同相输入端，所述第一比较器P1的第二输入端和第二比较器P2的第二输入端为反相输入端。
[0018]参考图2，所述第一比较器P1和第二比较器P2分别对所述充电电压VI和V2进行比较，控制时钟高低脉冲的时间。
[0019]更进一步地，参考图3，所述第一充放电控制电路P3包括第三PMOSFET M31，第四PMOSFET M41，第五PMOSFET M51，第六PMOSFET M61，第二非门P91，第二缓冲器P101，第三非门 P111，第三 NMOSFET N31，第四 NMOSFET N41，第五 NMOSFET N51 和第六 NMOSFET N61，所述第三PMOSFET M31的漏极接电源，所述第三PMOSFET M31的栅极和第五PMOSFET M51的源极连接，所述第三PMOSFET M31的源极和第三NMOSFET N31的漏极连接，所述第三NMOSFETN31的栅极和第五NMOSFET N51的漏极连接，所述第三NMOSFET N31的栅极为第一充放电控制电路P3的第一输入端A1，所述第三NMOSFET N31的源极接地，所述第五NMOSFET N51的源极接地，所述第五NMOSFET N51的栅极和第三非门P111的输出端连接，所述第三NMOSFETN31的漏极和第二非门P91的输入端连接，所述第四PMOSFET M41的漏极接电源，所述第四PMOSFET M41的源极和第二非门的输入端连接，所述第四PMOSFET的栅极和第二非门P91的输出端连接，所述第二非门P91的输出端和第二缓冲器P101的输入端连接，所述第二非门P91的输出端为第一充放电控制电路P3的第一输出端Y1，所述第二缓冲器P101的输出端和第五PMOSFET M51的栅极连接，所述第二缓冲器P101的输出端为第一充放电控制电路P3的第二输出端Z1，所述第五PMOSFET M51的漏极接电源，所述第五PMOSFET M51的栅极和第四NMOSFET N41的栅极连接，所述第五PMOSFET M51的源极和第四NMOSFET N41的源极连接，所述第四NMOSFET N41的源极和第六NMOSFET N61的漏极连接，所述第六NMOSFET N61的源极接地，所述第六NMOSFET N61的栅极为第一充放电控制电路P3的第二输入端B1，所述第五PMOSFET M51的源极和第三非门Pill的输入端连接，所述第六PMOSFET M61的漏极接电源，所述第六PMOSFET M61的源极和第三非门P111的输入端连接，所述第六PMOSFETM61的栅极和第三非门Pill的输出端连接，所述第二充放电控制电路P4的电路结构和第一充放电控制电路P3相同，所述第二充放电控制电路P4包括第一输入端A2、第二输入端B2、第一输出端Y2和第二输出端Z2。
[0020]所述第一比较器P1的输出端与第一充放电控制电路P3的第一输入端A1连接，所述第二比较器P2的输出端与第二充放电控制电路P4的第一输入端A2连接，所述第一充放电控制电路P3的第一输出端Y1与第二充放电控制电路P4的第二输入端B2连接，所述第二充放电控制电路P4的第一输出端Y2与第一充放电控制电路P3的第二输入端B1连接.所述充放电控制电路实现充放电控制的原理是通过控制所述第一电容充放电电路1和第二电容充放电电路2交替得电工作实现，具体实现过程如下:
当所述第一电容充放电电路1产生的充电电压VI达到基准电压Vref时，所述第一比较器P1的输出电压V3开始上升，即所述第一充放电控制电路P3的第一输入端A1输入的电压开始升高，当输入电压V3升至所述第三NMOSFET N31的阈值电压后，所述第三NMOSFETN31被导通，将所述第四PMOSFET M41的漏端电压拉低至0，则所述第二非门P91输入的信号为0，所述第二非门P91输出高电平，即所述第一充放电控制电路P3的第一输出端Y1输出高电平1，由于所述第三PMOSFET M31、第四PMOSFET M41和第六PMOSFET M61的锁存作用，所述第一充放电控制电路P3的第一输出端Y1持续输出高电平1，所述第一充放电控制电路P3的第二输出端Z1由于第二缓冲器P101的作用也输出高电平1，所述高电平1通过第三或非门P6后变为逻辑0，并打开所述第二 PMOSFET MP2，即第一电容充放电电路1停止对第一电容C1充电，第二电容充放电电路2开始对第二电容C2充电。同第一电容充放电电路1的处理过程一样，当第二电容充放电电路2产生的充电电压V2达到基准电压Vref时，所述第二充放电控制电路P4的第一输出端Y2输出高电平，则所述第一充放电控制电路P3的第二输入端B1输入高电平1，所述高电平1被传递到第三非门P111，所述第三非门P111产生一个高脉冲传递给第五NMOSFET N51，改变了第一充放电控制电路P3的第一输出端Y1的锁高状态，将所述第一充放电控制电路P3复位，开始下一轮时钟循环。
[0021]利用两路电容充放电电路分别与同一电压进行比较，第一路电容充放电电路1的充电结束信号作为第二路电容充放电电路2的充电开始信号，第二路电容充放电电路2的充电结束信号作为第一路电容充放电电路1的充电开始信号，这样反复交替得到时钟周期的尚低脉冲时间，可以得到精确的时钟脉冲，提尚了时钟电路的准确性。
[0022]在这种时钟实现方式中，最关键的条件是，两路电容充放电电路要交错得电工作，这是保证时钟能够循环正常工作的基本条件。但在电路中存在着模拟部门和数字逻辑部分，当有外接干扰或者内部产生异常情况时，一旦两路电容充放电电路同时进行或者仅仅是有交叠充电的动作就会使时钟循环造成中断，使时钟失效，因此本发明加入了失效检测电路。
[0023]更进一步地，参考图4，所述失效检测电路P5包括第一或非门P51、第一缓冲器P52、第一非门P53、第一与非门P54和第二或非门P55，所述第一或非门P51的第一输入端为失效检测电路P5的第一输入端A3，所述第一或非门P51的第二输入端为失效检测电路P5的第二输入端B3，所述第一或非门P51的输出端和第一缓冲器P52的输入端连接，所述第一缓冲器P52的输出端和第一非门P53的输入端连接，所述第一非门P53的输出端和第一与非门P54的第二输入端连接，所述第一与非门P54的第一输入端为第一使能端EN，所述第一与非门P54的输出端为失效检测电路P5的第一输出端Y3，所述第一缓冲器P52的输出端和第二或非门P55的第一输入端连接，所述第二或非门P55的第二输入端为第二使能端ENB，所述第二或非门P55的输出端为失效检测电路P5的第二输出端Z3。
[0024]所述第一充放电控制电路P3的第二输出端Z1与失效检测电路P5的第一输入端A3连接，所述第二充放电控制电路P4的第二输出端Z2与失效检测电路P5的第二输入端B3连接，所述失效检测电路P5的第一输出端Y3与第三或非门P6的第二输入端连接，所述第一充放电控制电路P3的第一输出端Y1与第三或非门P6的第一输入端连接，所述第三或非门P6的输出端与第二电容充放电电路2的输入端连接，所述失效检测电路P5的第二输出端Z3与第二与非门P7