关断的)的情况下，MOSFET应是断开的。在空闲/关闭状态下，整个级联开关应是关断的，因此，常关断M0SFET604应是断开的。然而，由于自举电容器622两端的电压在启动期间是未知的，GaN或SiC FET 602常导通控制信号可以是较低的，使得GaN或SiC FET 602是导通的。
[0088]UVL0电路632监控多种电压电平，包括内部供应电压和自举电容器620两端的电压，当它们处于适当电平下(例如，它们足够高)以便使能正确操作该电路时，UVL0电路632产生MOSFET 604的控制信号，使得它是导通的。然后可以通过自举电路接通和断开GaN或SiC FET 602。按照上述相同方式，通过控制器614中的电流源来控制GaN或SiC FET602的漏极处的电压在接通和断开期间的斜率。这样，级联晶体管电路600由于低电压的MOSFET 604断开而启动，这样确保级联开关不是导通的，而不管自举电容器622两端的电压，并从而不管提供给GaN或SiC FET 602的常导通控制端子610的控制信号。
[0089]在图6的示例中，将双管芯方案用于实现级联晶体管电路600。常导通优化功率开关(GaN或SiC FET 602)实现在第一管芯上。低电压MOSFET 604(可选地，还有专用驱动器(控制器614))实现在不同的第二管芯上。由于不同技术的器件和组件在单独的管芯上，这种配置可以是有利的。然而，在其它示例中，级联晶体管电路600的组件之一或更多个可以设置在相同管芯上。
[0090]这里所公开的是一种驱动器系列，其中将低电压MOSFET与常导通功率开关串联以便获得常关断器件，所添加的电容器Csl_用于控制级联开关两端的整个电压的斜率。可以单独控制低电压MOSFET。斜率控制导致更好的EMC性能。可以将系列用于通过控制驱动器输出电流来有源地控制开关两端的电压的斜率。
[0091]可以提供级联功率开关设置，其中仅在启动之后接通低电压M0SFET，并然后将其保持导通状态，并且仅使用自举电路开关常导通器件。
[0092]可以通过使用有源的自举二极管和/或电荷栗电路改善自举电路，以便保持自举电容器两端的电压，以处理常导通器件的潜在高栅极泄露电流。
[0093]此外，将对图3或6的电路中的GaN或SiC晶体管的电压转换速率控制的操作的其它详情提供在以下附图中。
[0094]GaN或SiC晶体管的简单电路替换可以是包括与可控开关并联的可控电流源的电路。在电压转换期间，电路工作在线性电路模式下，也就是说，只需要考虑可用的电流源。当晶体管两端的电压接近零时，可以接通开关。
[0095]使用基尔霍夫电流定律来考虑时(也就是说电路节点内的电流之和为零)该电路操作是最简单的。
[0096]假定SiC或GaN晶体管是完全断开的，且VD为高(例如，300V)。当完全导通时，VD接近零。栅极处的控制电压范围是零伏附近的几伏，相对VD的电压范围是可忽略的。(:<；=Q^+Qa。因此，主要通过VD处的电压斜率来确定C 31_和C m两端的dV/dt。
[0097]当接通控制电流电源时，这种电流分为通过Csl_和通过C b-的电流，后一电流分为通过Q和通过C m的电流。进入C m的电流引起V 增加，最终，接通SiC或GaN晶体管(电流源)。根据VD处的实际负载，在Ve的特定电平下，VD将下降。随着仍然增加Ve，VD处的电压斜率将变为陡坡，通过Csl_和通过C ω的电流将增加。当通过C ω和通过C 31_的电流总和等于I_trol时，保持为常数。这就是所谓的准静态操作，保持该状态，直到VD较低且简化模型不再是有效的为止(M0S的线性区域)。
[0098]因此，通过1_&￡11和C确定V。处的转换速率。由于SiC或GaN的C m可以相对较低(这是这种晶体管具有吸引力的原因)，主要通过Csl_来确定转换速率。通过将Csl_转变为C ω的并联组件来增加C ω可能导致所需的效果。然而，接着将增加通过C 一的电流，引起将较大且可能不希望的电流传输到Cbcmt。
[0099]当断开SiC或GaN晶体管时，必须施加反向的控制电流，相似的描述可由事件序列组成。此外，当由于到节点G的其它电流总和为零而使得进入(^的电流成为零时，存在准静态条件。
[0100]应认识到，这里所述或所示的任何耦接或连接的组件可以直接地或间接地进行耦接或连接。也就是说，一个或更多个组件可以布置在所述相耦接或连接的两个组件之间，同时仍使能实现所需功能。
[0101]应认识到，对“高于” “低于” “接近” “在…之前” “在…之前很短时间内” “在…之后”或“在...之后很短时间内”等的任何引用可以根据上下文，表示所关心的参数小于或大于阈值，在两个阈值之间。
【主权项】
1.一种级联晶体管电路，包括: 漏极输出端子； 源极输出端子； 耗尽模式开关，包括常导通控制端子和常导通传导通道； 常关断开关，包括常关断控制端子和常关断传导通道，其中常关断控制端子被配置为接收常关断控制信号，其中常关断传导通道与常导通传导通道串联在漏极输出端子和源极输出端子之间； 控制器，包括控制器输出端子，所述控制器输出端子被配置为向耗尽模式开关的常导通控制端子提供常导通控制信号，其中常导通控制信号独立于常关断控制信号； 负电压源，被配置为向耗尽模式开关的常导通控制端子提供负电压； 反馈电容，位于漏极输出端子和控制节点之间，所述控制节点位于控制器输出端子和耗尽模式开关的常导通控制端子之间的电路路径中。2.根据权利要求1所述的级联晶体管电路，其中所述常导通控制信号是电流信号，反馈电容被配置为根据常导通控制信号的电流控制漏极输出端子处的电压改变速率dV/dt。3.根据权利要求2所述的级联晶体管电路，其中所述常导通控制信号是用于接通耗尽模式开关的第一固定电流信号，以及其中所述常导通控制信号是用于断开耗尽模式开关的第二固定电流信号。4.根据前述任一权利要求所述的级联晶体管电路，其中所述反馈电容在常导通传导通道两端的预期电压范围上是基本恒定的。5.根据前述任一权利要求所述的级联晶体管电路，其中所述反馈电容包括控制器输出端子和漏极输出端子之间的电容。6.根据前述任一权利要求所述的级联晶体管电路，其中所述反馈电容包括常导通控制端子和漏极输出端子之间的电容。7.根据权利要求6所述的级联晶体管电路，其中所述电容包括独立于耗尽模式开关的组件。8.根据权利要求7所述的级联晶体管电路，其中所述电容是分立元件。9.根据权利要求6所述的级联晶体管电路，其中所述电容包括耗尽模式开关的寄生电容。10.根据前述任一权利要求所述的级联晶体管电路，其中所述负电压源包括连接在控制器输出端子和耗尽模式开关的常导通控制端子之间的自举电路，以及所述自举电路包括自举电容器和自举整流器，其中: 所述自举电容器串联在控制器输出端子和耗尽模式开关的常导通控制端子之间；以及 所述自举整流器串联在耗尽模式开关的常导通控制端子和源极输出端子之间。11.根据权利要求10所述的级联晶体管电路，还包括与自举电容器并联的电荷栗电容，其中电荷栗电容被配置为当级联晶体管电路断开时在自举电容器两端保持负电压。12.根据前述任一权利要求所述的级联晶体管电路，其中所述常关断控制信号被配置为控制常关断开关，使得所述常关断开关在正常操作期间被接通。13.根据前述任一权利要求所述的级联晶体管电路，还包括UVLO电路，被配置为提供常关断控制信号，使得常关断控制信号被布置为在启动之前和启动期间，以及可选地在任何故障状态期间，断开常关断开关，并在级联晶体管电路内的一个或更多个电压满足一个或更多个相关联的阈值之后，接通所述常关断开关。14.根据前述任一权利要求所述的级联晶体管电路，其中所述耗尽模式开关设置在第一管芯上，以及所述常关断开关设置在不同的第二管芯上。15.根据权利要求14所述的级联晶体管电路，其中所述控制器也设置在第二管芯上。
【专利摘要】一种包括与常关断开关串联在漏极输出端子和源极输出端子之间的耗尽模式开关的级联晶体管电路。所述电路还包括：控制器，包括控制器输出端子，配置为向耗尽模式开关的常导通控制端子提供常导通控制信号，其中常导通控制信号独立于常关断控制信号；负电压源，配置为向耗尽模式开关的常导通控制端子提供负电压；以及反馈电容，在漏极输出端子和控制节点之间，所述控制节点在控制器输出端子和耗尽模式开关的常导通控制端子之间的电路路径中。
【IPC分类】H03K17/687
【公开号】CN105471418
【申请号】CN201510613256
【发明人】拉尔夫·范奥腾, 弗朗西斯科斯·A·C·M·舒夫斯, 马塞厄斯·罗斯, 亨德里克·约翰内斯·伯格维德
【申请人】恩智浦有限公司
【公开日】2016年4月6日
【申请日】2015年9月23日
【公告号】EP3001563A1, US20160094218