专利名称：应用于积体电路封装的电路板制造方法
技术领域：
本发明提供一种应用于积体电路封装的电路板制造方法，尤指一种可降低成本的积体电路封装制程。
背景技术：
传统印刷电路板的制造方法，包括有正片制程与负片制程；其中传统正片的制造流程，如图3所示，其步骤包括X1化学贯孔于铜电路板上做化学贯孔(PTH)，使其上、下层铜面导通；X2线路制作运用液态油墨或感光型油墨，透过底片与光源曝光原理形成线路，再以化学方式去除非线路表面油墨，使该表面露出铜层部份；X3线路蚀刻将露出的铜层运用化学腐蚀分解原理，使铜完全去除，而留下油墨保护的线路；X4线路表面处理将留下的线路表面油墨去除后，将露出的铜面依需求镀上符合积体电路封装(COB)制程的金属层。
通过上述印刷电路板的制程后，可进行积体电路封装(COB)的制程，首先，会先于上述的积体电路封装(COB)制程的金属层拉导线，再进行模压封胶，藉以完成封装制程。
然而，由于印刷电路板在线路蚀刻的步骤，将不要的铜层蚀刻掉后，因此，在线路表面处理将出的铜面依需求镀上符合积体电路封装(COB)制程的金属层后，需将先前串接于打线焊点(bonding pad)的导线一并去除，如此的制程将受到拉导线占据布线面积的限制。
另由于不要的铜层蚀刻掉后，会形成正反表面积不相同的铜表面，而面积小的铜层吸收电流速度较快，面积较大的铜层吸收电流速度较慢，会使两面积不同的铜层的形成镀层厚度不均，造成在后段模压封胶制程时，因板厚高低不平而造成溢胶的情形。
另外，传统的负片的制造流程，如图4所示，如第其步骤包括Y1化学贯孔于铜电路板上做化学贯孔(PTH)，使其上、下层铜面导通；Y2线路制作运用液态油墨或感光型油墨，透过底片与光源曝光原理形成线路，再以化学方式去除线路表面油墨，使该线路表面露出铜层部份；
Y3线路保护将露出铜层的线路表面以电解方式，于线路表面直接镀上锡金属保护层，以保护线路的完整性；Y4线路蚀刻将非线路铜层表面的油墨运用化学分解原理，使之完全去除干净而留下非线路铜层；再以化学蚀刻原理将非线路铜面完全去除，最后再将保护锡金属层去除而留下线路铜层；Y5线路表面处理将留下的线路表面油墨去除后，将露出的铜面依需求镀上符合积体电路封装(COB)制程的金属层。
上述印刷电路板传统的负片制程，较正片制程需要多一道线路保护的步骤，且在镀上锡后，亦需要一道剥锡的步骤，因此步骤较为繁复，且制造成本亦较高。
缘此，本发明人针对上述习知印刷电路板所存在的问题点，通过多年从事相关领域的研究与制造开发，经详加设计与审慎评估后，终于创造出一种可改进上述缺点，且更具理想实用性的应用于积体电路封装的电路板制造方法。
因此，习知积体电路封装(COB)的传统制造方法，包括有正片制程与负片制程其中正片制程步骤包括有化学贯孔、线路制作、线路蚀刻及线路表面处理然而，由于线路蚀刻后，会形成两表面积不相同的铜表面，因此经过(COB)表面镀层制程后容易形成镀层的厚度不均现象，且在积体电路封装(COB)的模压封胶制程时，容易因高低不平而造成模压溢胶；再者，仅留下一部份需要的线路，在积体电路封装(COB)需要拉导线的制程设计时，会使布线的面积受到限制。
另外，负片制造步骤包括化学贯孔、线路制作、线路保护、线路蚀刻及线路表面处理然而，由于负片制造需要多一道线路保护的步骤，且在镀上锡后，亦需要一道剥锡的步骤，因此制造成本较高。
发明内容
本发明目的在于，提供一种应用于积体电路封装的电路板制造方法，其步骤包括步骤1、化学贯孔于铜电路板上做化学贯孔(PTH)，使其上、下层铜面导通；步骤2、线路制作运用液态油墨或感光型油墨，透过底片与光源曝光原理形成线路，再以化学方式去除线路表面油墨，使该线路表面露出铜层部份；步骤3、线路表面处理将留下的线路表面油墨去除后，所露出的铜面依需求而镀上符合积体电路封装(COB)制程的金属层；步骤4、线路蚀刻将非线路的铜层表面油墨运用化学分解原理，使油墨完全去除，而留下非线路铜层，再以化学蚀刻分解原理将非线路铜层完全去除，只留下符合积体电路封装(COB)制程的金属表面；步骤5、线路侧面铜包覆将线路侧面露出的铜层以化学溶液直接镀上金属保护层，以避免露铜线路氧化；步骤6、线路表面清洁清洁积体电路封装的表面。
藉此，本发明由于线路表面处理的步骤已镀上符合积体电路封装(COB)制程的金属层，可避免布线时的面积多寡而产生高低电流效应，且不需将所有积体电路封装(COB)线路的接触垫(PAD)串接导通，减少线路表面处理(步骤3)时需增加拉导线的设计与占用印刷电路板表面积空间，可提高印刷电路板布线面积。
对照先前技术的功效提供一种应用于积体电路封装的电路板制造方法，由于本发明在线路蚀刻前已镀上符合积体电路封装(COB)制程的金属层，可避免布线时的面积多寡而产生高低电流效应，且不需将所有积体电路封装(COB)线路的接触垫(PAD)串接导通，改良习知线路铜层的镀层厚度不均容易高低不平而造成晶片封装时模压溢胶，及布线的面积受到限制的缺点。
接下来会列举一较佳实施例，并配合图示及图号，对本发明其他的目的及效能做进一步的说明，使审查员对本发明有更详细的了解，并使熟悉该项技术者能据以实施，以下所述者仅在于解释较佳实施例，而非在于限制本发明的范围，故凡有以本发明的发明精神为基础，而为本发明的发明任何形式的变更或修饰，皆属于本发明意图保护的范畴。
图1本发明方法的流程图。
图2-1本发明利用油墨曝光的示意图。
图2-2本发明去除油墨的示意图。
图2-3本发明镀上符合积体电路封装(COB)制程的金属层C的示意图。
图2-4本发明去除油墨后的结构示意图。
图2-5去除非线路铜层的油墨结构示意图。
图2-6本发明铜层线路侧面包覆化学溶液的结构示意图。
图2-7本发明固设一半导体晶片、打线(Bonding)及模压封胶制程的结构示意图。
图3传统正片制程的流程图。
图4传统负片制程的流程图。
具体实施例方式
本发明提供一种应用于积体电路封装的电路板制造方法。
首先，请参阅图1所示，其步骤包括步骤1(S1)、化学贯孔于铜电路板上做化学贯孔(PTH)，使其上、下层铜面导通；步骤2(S2)、线路制作运用液态油墨或感光型油墨，透过底片与光源曝光原理形成线路(如图2-1所示，铜层为A，油墨为B)，再以化学方式去除线路表面油墨，使该线路表面露出铜层部份，(如图2-2所示，去除的油墨为B’，留下的油墨B”、油墨B’去除后可露出底下的铜层A)。
步骤3(S3)、线路表面处理将留下的线路表面油墨去除后，所露出的铜面依需求而镀上符合积体电路封装(COB)制程的金属层，(如图2-3所示，在原本去除油墨B’的地方镀上符合积体电路封装(COB)制程的金属层(C)；其中该积体电路封装(COB)制程以电解原理完成。
另外，该线路表面处理的流程中，符合COB制程金属表面镀层元素以金、银、铂、镍、锡或其他贵重金属元素或两种元素以上合成的合金元素所组成；其中符合COB制程金属表面镀层的贵重金属元素由钴、钯、铟、锑、铋、等，金属固体元素所组成的群组。
又该线路表面处理的流程中，符合COB制程金属表面镀层的贵重金属元素的二种以上元素合成的合金元素所组成，由金、银、铂、镍、锡或钴、钯、铟、锑、铋的群族所组成，例如锡铟、锡银、锡铋、镍银、镍金、镍锡、铂镍等金属容液。
步骤4(S4)、线路蚀刻将非线路的铜层表面油墨运用化学分解原理，使之完全去除干净(如图2-4所示，将原本留下的油墨B”去除)，而留下非线路铜层，再以化学蚀刻分解原理将非线路铜层完全去除，并留下符合积体电路封装(COB)制程的金属表面(如图2-5所示，将原本留下的油墨B”底下的非线路铜层A’去除，使线路铜层A”留下)。
步骤5(S5)、线路侧面铜面包覆将线路侧面露出的铜层以化学溶液直接镀上金属保护层，以避免露铜线路而氧化(如图2-6所示，将铜层A”的线路侧面D包覆化学溶液)，另外，该线路侧面铜面包覆的流程中，该线路侧面金属保护层，由金、银、铂、镍、锡、或其他贵重金属元素，或两种元素以上合成的合金元素所组成；其中该步骤5的线路侧面铜面包覆的流程中，该线路侧面金属保护层的贵重金属元素由钴、钯、铟、锑、铋、等金属固体元素所组成。
又该线路侧面铜面包覆的流程中，该线路侧面金属保护层的二种元素以上合成的合金元素，系由金、银、铂、镍、锡、或钴、钯、铟、锑、铋的群族所组成，例如锡铟、锡银、锡铋、镍银、镍金、镍锡、铂镍等金属容液。
步骤6(S6)、线路表面清洁清洁积体电路封装的表面。
通过上述的步骤，如图2-7所示，可于积体电路封装(COB)制程的金属表面固设一半导体晶片E，并于积体电路封装(COB)制程的金属表面上拉导线F，再于积体电路封装(COB)制程的金属上进行模压封胶制程G。
由于本发明的步骤3线路表面处理的步骤已镀上符合积体电路封装(COB)制程的金属层，可避免因布线时的面积多寡而产生高低电流效应，并防止发生积体电路封装(COB)金属镀层厚度差异过大的现象。
另外，本发明的步骤4的线路蚀刻步骤，由于本发明先镀上积体电路封装(COB)的金属表面，不需将所有积体电路封装(COB)线路的接触垫(PAD)串接导通，而能于积体电路封装(COB)的金属表面直接完成(COB)表面处理步骤不需增加拉导线设计，亦可提高布线面积。
又由于本发明的步骤4线路蚀刻步骤，以化学蚀刻分解原理将非线路铜层完全去除，并留下符合积体电路封装(COB)制程的金属表面，因此，积体电路封装(COB)的线路侧面会露出铜层，而容易造成铜氧化，俗称铜绿，因此，必须于线路侧面铜包覆。
由上所述，由于本发明线路表面处理的步骤已镀上符合积体电路封装(COB)制程的金属层，可避免布线时的面积多寡而产生高低电流效应，且不需将所有积体电路封装(COB)线路的接触垫(PAD)串接导通，而能于积体电路封装(COB)的金属表面直接完成(COB)表面处理步骤，并避免模压封胶时产生溢胶的情形，可防止不良率的产品产生，达到降低成本的目的。
归纳上述所说，本发明同时具有上述众多效能与实用价值，并可有效提升整体的经济效益，因此本发明确实为一创意极佳的发明，且在相同技术领域中未见相同或近似的产品公开使用，应已符合发明专利的要素，乃依法提出申请。
权利要求
1.一种应用于积体电路封装的电路板制造方法，其步骤包括步骤1、化学贯孔于铜电路板上做化学贯孔(PTH)，使其上、下层铜面导通；步骤2、线路制作运用液态油墨或感光型油墨，透过底片与光源曝光原理形成线路，再以化学方式去除线路表面油墨，使该线路表面露出铜层部份；步骤3、线路表面处理将留下的线路表面油墨去除后，所露出的铜面依需求而镀上用于积体电路封装(COB)的金属层；步骤4、线路蚀刻将非线路的铜层表面油墨运用化学分解完全去除干净，而流下非线路铜层，再以化学蚀刻分解将非线路铜层完全去除，并留下符合积体电路封装(COB)制程的金属表面；步骤5、线路侧面铜包覆将线路侧面露出的铜层以化学溶液直接镀上金属保护层，以避免露铜线路而氧化。
2.如权利要求1所述的应用于积体电路封装的电路板制造方法，其特征在于该步骤5的线路侧面铜包覆步骤后，进一步包括有步骤6线路表面清洁清洁积体电路封装的表面。
3.如权利要求1所述的应用于积体电路封装的电路板制造方法，其特征在于该积体电路封装(COB)制程以电解方式完成。
4.如权利要求1所述的应用于积体电路封装的电路板制造方法，其特征在于该步骤3的线路表面处理的流程中，用于电路封装(COB)制程金属表面镀层元素以金、银、铂、镍、锡中的一种或两种元素以上合成的合金所组成。
5.如权利要求4所述的应用于积体电路封装的电路板制造方法，其特征在于该步骤3的线路表面处理的流程中，用于电路封装(COB)制程金属表面镀层的金属元素选自钴、钯、铟、锑、铋金属元素中的一种或其合金。
6.如权利要求4所述的应用于积体电路封装的电路板制造方法，其特征在于该步骤3的线路表面处理的流程中，用于电路封装(COB)制程金属表面镀层的由二种以上元素合成的合金所组成，构成所述合金的元素选自于金、银、铂、镍、锡、钴、钯、铟、锑、铋中。
7.如权利要求1所述的应用于积体电路封装的电路板制造方法，其特征在于该步骤5的线路侧面铜面包覆的流程中，该线路侧面金属保护层，由金、银、铂、镍、锡元素中的一种，或两种元素以上合成的合金所组成。
8.如权利要求7所述的应用于积体电路封装的电路板制造方法，其特征在于该步骤5的线路侧面铜面包覆的流程中，该线路侧面金属保护层的金属元素选自钴、钯、铟、锑、铋金属元素中的一种或其合金。
9.如权利要求7所述的应用于积体电路封装的电路板制造方法，其特征在于该步骤5的线路侧面铜面包覆的流程中，该线路侧面金属保护层的二种以上元素合成的合金，由金、银、铂、镍、锡、钴、钯、铟、锑、铋中的元素组成。
全文摘要
一种应用于积体电路封装的电路板制造方法，于印刷电路板进行线路蚀刻前，先做线路表面处理，而镀上符合积体电路封装(COB)制程的金属层；藉以避免布线时的面积多寡而产生高低电流效应，并防止发生积体电路封装(COB)金属镀层差异过大的现象；另外，能于积体电路封装(COB)的金属表面不需拉电镀导线，而完成(COB)制程的金属层，进而提高工程设计时布线的面积。
文档编号H05K3/22GK101087493SQ20061008379
公开日2007年12月12日 申请日期2006年6月6日 优先权日2006年6月6日
发明者黄进发, 简惠玲 申请人:龙全国际有限公司