电路布图方法以及印刷电路板的制作方法
【专利摘要】本发明提供一种电路布图方法以及印刷电路板，该电路布图方法可应用于该印刷电路板，包含：于该印刷电路板上形成一对传输线；以及于该对传输线之间设置一接地线，其中该对传输线与该接地线位于该印刷电路板的同一层，且该接地线使该对传输线具有一特定阻抗。本发明另提供相关的印刷电路板，其包含一电路层、以及用来提供接地的一接地层，而该电路层包含一对传输线、以及设置于该对传输线之间的一接地线，其中该电路层异于该接地层。基于该电路布图方法以及相关的印刷电路板，电子装置能够在符合移动高画质连结对于传输线间阻抗的要求下，大幅降低材料成本。
【专利说明】电路布图方法以及印刷电路板
【技术领域】
[0001]本发明有关于在经济成本下的信号品质控制，尤指一种电路布图方法以及相关的印刷电路板。
【背景技术】
[0002]电子电路的技术已相当成熟，并且有许多文献提供了各种用以提升信号品质的信号处理方法可供参考；然而，在实作上，在欲对材料成本严加控制的状况下，传统的电子电路对于信号品质控制仍有不足之处。
[0003]依据相关技术，在一电子装置的设计阶段中一旦对其主要电路架构的材料成本严加控制，通常会出现某些问题。例如:可用来提升信号品质的信号处理元件不足，而导致信号品质不佳。又例如:该电子装置的信号传输速度相当受限。又例如:于传统的印刷电路板当中选用最低成本者诸如两层式印刷电路板作为实施一电子装置的主要电路架构的状况下，该电子装置的信号传输品质不佳或不稳定。因此，需要一种新颖的方法来提升在经济成本下的信号品质控制。
【发明内容】
[0004]本发明的一个目的在于提供一种电路布图方法以及相关的印刷电路板，以解决上述问题。
[0005]本发明的另一目的在于提供一种电路布图方法以及相关的印刷电路板，以于低成本状况下达到高信号品质。
[0006]本发明的较佳实施例中提供一种电路布图方法，其中该电路布图方法应用于一印刷电路板。该电路布图方法包含:于该印刷电路板上形成一对传输线；以及于该对传输线之间设置一接地线，其中该对传输线与该接地线位于该印刷电路板的同一层，且该接地线使该对传输线具有一特定阻抗。
[0007]本发明于提供上述电路布图方法的同时，亦对应地提供一种印刷电路板。该印刷电路板包含一电路层，其中该电路层包含:一对传输线；以及一接地线，设置于该对传输线之间。另外，该印刷电路板还包含:一接地层，用来提供接地，其中该电路层异于该接地层。尤其是，该接地线使该对传输线具有一特定阻抗。
[0008]本发明的好处之一是，本发明的电路布图方法与相关的印刷电路板可在不牺牲信号品质的状况下有效地降低电子装置的材料成本。另外，本发明的电路布图方法与相关的印刷电路板可提升在经济成本下的信号品质控制。
【专利附图】
【附图说明】
[0009]图1为依据本发明一实施例的一种电子装置的示意图。
[0010]图2为依据本发明一实施例的一种电路布图方法的流程图。
[0011]图3绘示了图2所示电路布图方法于一实施例中所涉及的印刷电路板。[0012]图4绘示了图2所示电路布图方法于另一实施例中所涉及的印刷电路板。
[0013]图5绘示了图2所示电路布图方法于一实施例中所涉及的布图控制方案。
[0014]图6绘示了图2所示电路布图方法于一实施例中所涉及的差动阻抗(Differential Impedance)的量测结果。
[0015]图7绘示了图2所示电路布图方法于另一实施例中所涉及的共模阻抗(CommonMode Impedance)的量测结果。
[0016]图8绘示了图2所示电路布图方法于一实施例中所涉及的模拟结果。
[0017]符号说明
[0018]4印刷电路板上的间隙
[0019]5印刷电路板上的接地线
[0020]12印刷电路板上的传输线
[0021]100电子装置
[0022]100B, 300，400，500B 印刷电路板
[0023]110，150 集成电路
[0024]120，140 传输线
[0025]130连接器
[0026]200电路布图方法
[0027]210, 220 步骤
[0028]310, 330, 410, 430, 450, 470 印刷电路板的导电层
[0029]320，420，440，460 介电层
[0030]530印刷电路板上对应于连接器的区域
[0031]G印刷电路板上的接地区
[0032]T 时间
[0033]VZCM共模阻抗所对应的电压
[0034]Zdif差动阻抗
[0035]Zi cm共模阻抗
【具体实施方式】
[0036]图1为依据本发明一实施例的一种电子装置100的示意图。电子装置100可包含印刷电路板100B以及设置于印刷电路板100B上的各种元件诸如集成电路(IntegratedCircuit, IO110与150以及连接器130，其中印刷电路板100B可包含至少一组传输线诸如一第一组传输线120以及一第二组传输线140,而第一组传输线120设置于集成电路110与连接器130之间，且第二组传输线140设置于集成电路110与150之间。这只是为了说明的目的而已，并非对本发明的限制。依据本实施例的一变化例，上述的至少一组传输线可包含另一组传输线，其中该另一组传输线设置于两个连接器之间。依据本实施例的其它变化例，印刷电路板100B上的集成电路的数量不限于两个。例如:印刷电路板100B上可以仅设置有一个集成电路诸如集成电路110，其中印刷电路板100B上不必设置第二组传输线140。又例如:印刷电路板100B上可以设置有三个以上的集成电路。
[0037]另外，为了简明起见，电子装置100的其它部分诸如机壳并未绘示于图1当中。这只是为了说明的目的而已，并非对本发明的限制。依据本实施例的某些变化例，电子装置100可包含上述的机壳(未显示)，且可另包含其它模块诸如相机模块、显示模块(例如:液晶显示器及/或触控屏幕)、使用者输入模块(例如:按钮、触控面板、及/或触控屏幕)以及声音输出模块(例如:扬声器、及/或耳机插孔)。
[0038]实作上，上述的集成电路诸如集成电路110与150的例子可包含(但不限于):各种处理器，诸如微处理器；以及各种控制器，诸如显示控制器、监视控制器。
[0039]图2为依据本发明一实施例的一种电路布图方法200的流程图。该方法可应用于图1所示的电子装置100，尤其是图1所示的印刷电路板100B。该方法说明如下:
[0040]于步骤210中，于印刷电路板100B上形成一对传输线。尤其是，印刷电路板100B包含一电路层，其中该电路层包含该对传输线。例如:该对传输线可代表上述的第一组传输线120中的一对传输线。又例如:该对传输线可代表上述的第二组传输线140中的一对传输线。这只是为了说明的目的而已，并非对本发明的限制。依据本实施例的某些变化例，该对传输线可代表设置于上述的两个连接器之间的该另一组传输线中的一对传输线。
[0041]于步骤220中，于该对传输线之间设置一接地线，其中该接地线使该对传输线具有一特定阻抗。例如:该特定阻抗可为该对传输线的差动阻抗(Differential Impedance)。又例如:该特定阻抗可为该对传输线的共模阻抗(Common Mode Impedance)。于本实施例中，印刷电路板100B另包含一接地层，而接地层用来提供接地，其中该电路层异于该接地层。请注意，由于该接地线设置于该对传输线之间，而该对传输线设置于该电路层，故该接地线设置于该电路层。
[0042]实作上，该接地线是电气连接至该接地层。例如:印刷电路板100B可另包含至少一金属制的通孔(Via)，以供将该接地线电气连接至该接地层。又例如:该接地线连接至一集成电路的一接脚，且该接脚提供接地信号。请注意，该对传输线与该接地线位于印刷电路板100B的同一层(于本实施例中为该电路层)，其中用来设置该对传输线与该接地线的该层异于该接地层。
[0043]依据本实施例，该对传输线可为一组差动信号线，且可用来传输一组差动信号。尤其是，该对传输线用来传输一组移动高画质连结(Mobile High-Definition Link，MHL)信号。另外，步骤220所述的该特定阻抗(例如:该对传输线的差动阻抗；又例如:该对传输线的共模阻抗)符合移动高画质连结规范。例如:在步骤220所述的该特定阻抗可为该对传输线的该差动阻抗与该共模阻抗的任一者的状况下，该对传输线的该差动阻抗与该共模阻抗均符合移动高画质连结规范。此外，电路布图方法200可另针对该接地线的宽度、该对传输线中的任一传输线与该接地线之间的间隙的宽度、及/或该对传输线中的任一传输线的宽度予以限制，以达到最佳的信号品质控制效果。例如:依据一第一限制条件，该接地线的宽度落入3密耳(Mil ;即千分之一英吋)至7密耳的范围。又例如:依据一第二限制条件，该对传输线中的任一传输线与该接地线之间的间隙的宽度落入2密耳至6密耳的范围。又例如:依据一第三限制条件，该对传输线中的任一传输线的宽度落入10密耳至14密耳的范围。又例如:依据该第一限制条件、该第二限制条件、以及该第三限制条件的至少一部分(例如一部分或全部)，将上列条件中对应的宽度予以限制。
[0044]依据本实施例，步骤210中提到于印刷电路板100B上形成该对传输线。这只是为了说明的目的而已，并非对本发明的限制。依据本实施例的某些变化例，电路布图方法200可另包含:于印刷电路板100B上形成另一传输线；以及于该对传输线与该另一传输线之间设置另一接地线，其中该另一接地线使该对传输线与该另一传输线之间具有该特定阻抗。
[0045]图3绘示了图2所示电路布图方法200于一实施例中所涉及的印刷电路板300，其中印刷电路板300可作为图1所示的印刷电路板100B的一例。为了简明起见，印刷电路板300的某些部分并未绘示于图3中。
[0046]如图3所示，印刷电路板300包含多层诸如各个导电层310与330。例如:步骤210所述的该对传输线所在的该电路层可为导电层310，而上述的该接地层可为另一导电层330。又例如:步骤210所述的该对传输线所在的该电路层可为导电层330，而上述的该接地层可为另一导电层310。另外，导电层310与330之间设置有介电层(Dielectric Layer)320。由于印刷电路板300中的导电层有两层，故印刷电路板300可视为两层式印刷电路板。
[0047]图4绘示了图2所示电路布图方法200于另一实施例中所涉及的印刷电路板400，其中印刷电路板400可作为图1所示的印刷电路板100B的一例。为了简明起见，印刷电路板400的某些部分并未绘示于图4中。
[0048]如图4所示，印刷电路板400包含多层诸如各个导电层410、430、450与470。例如:步骤210所述的该对传输线所在的该电路层可为导电层410，而上述的该接地层可为其它导电层430、450与470中的某一导电层。又例如:步骤210所述的该对传输线所在的该电路层可为导电层470,而上述的该接地层可为其它导电层410、430与450中的某一导电层。另外，导电层410,430,450与470之间分别设置有介电层420,440与460 ;亦即，导电层410、430、450与470中的任两个邻近的导电层(例如:两导电层410与430 ;又例如:两导电层430与450 ;又例如:两导电层450与470)之间设置有对应的介电层。由于印刷电路板400中的导电层有四层，故印刷电路板400可视为四层式印刷电路板。
[0049]请注意，图3及图4分别以两层式印刷电路板与四层式印刷电路板作为图1所示的印刷电路板100B的例子。这只是为了说明的目的而已，并非对本发明的限制。依据本发明的某些实施例，诸如的图3及图4所示实施例的某些变化例，其它导电层数的印刷电路板亦可作为图1所示的印刷电路板100B的例子。
[0050]图5绘示了图2所示电路布图方法200于一实施例中所涉及的布图控制方案，其中印刷电路板500B可作为图1所示的印刷电路板100B的一例，而印刷电路板500B上对应于连接器130的区域530包含多个端子，其中该多个端子可以实施成为已知技术中常见的金手指的样式。为了简明起见，印刷电路板500B的某些部分并未绘示于图5中。
[0051]如图5所示，印刷电路板400包含多个传输线12以及多个接地线5，且另包含多个接地区G，而该多个传输线12、该多个接地线5、以及该多个接地区G中的任两邻近者(例如:邻近的一接地区G与一传输线12 ;又例如:邻近的一传输线12与一接地线5 ;又例如:邻近的一接地线5与一传输线12 ;又例如:邻近的一传输线12与一接地区G)之间设置有间隙4。依据本实施例，该多个传输线12中的每一者的宽度可为12密耳(Mil)，而该多个接地线5中的每一者的宽度可为5密耳，且该些间隙4中的每一者的宽度可为4密耳。这只是为了说明的目的而已，并非对本发明的限制。依据本实施例的某些变化例，该些宽度可以予以变化。例如:该多个传输线12中的每一者的宽度可落入10密耳至14密耳的范围(即区间[(12-2)，(12+2)]的范围；单位为密耳)。又例如:该多个接地线5中的每一者的宽度可落入3密耳至7密耳的范围(即区间[(5-2)，(5+2)]的范围；单位为密耳)。又例如:该些间隙4中的每一者的宽度可落入2密耳至6密耳的范围(即区间[(4-2)，(4+2)]的范围；单位为密耳)。
[0052]实作上，图5中的黑色区域可代表该电路层当中被蚀刻的部分，亦即导电层当中导电材料被移除的部分。这只是为了说明的目的而已，并非对本发明的限制。依据本实施例的某些变化例，图5中的黑色区域可代表该电路层当中不具有导电材料的部分，亦即导电层当中未予成形的部分。
[0053]请注意，本实施例中的印刷电路板500B的区域530对应于图1所示的连接器130，这表示图5所示的这一组传输线12可作为上述的第一组传输线120的一例。这只是为了说明的目的而已，并非对本发明的限制。依据本实施例的某些变化例，图5所示的布图控制方案并不限于针对集成电路110与连接器130之间的传输线的电路布图。例如:图5中的下半部可代换为一组接脚焊接点，诸如集成电路110与150中的任一者的某些接脚的焊接点，而图5所示的这一组传输线12可作为上述的第二组传输线120的一例。又例如:图5中的区域530可以视为对应于另一连接器(诸如上述的两个连接器中的任一者)的区域，而图5所示的这一组传输线12可作为上述的该另一组传输线的一例。
[0054]图6绘示了图2所示电路布图方法200于一实施例中所涉及的差动阻抗的量测结果。如图6所示，横轴T代表时间,其单位为纳秒(Nanosecond, ns),而纵轴Zdif代表该对传输线的该差动阻抗，其单位为欧姆(Ohm，亦可记为「Ω」)。
[0055]如前面所述，该接地线使该对传输线具有该特定阻抗。于本实施例中，该特定阻抗可为该差动阻抗，其数值落入[(100-15)，(100+15)]的范围，S卩[85，115]的范围，其中上列范围的单位为欧姆。依据本实施例，基于图2所示电路布图方法200，电子装置100能符合移动高画质连结(MHL)规范。尤其是，步骤210所述的该对传输线的差动阻抗符合移动高画质连结规范。
[0056]图7绘示图2所示电路布图方法200于另一实施例中所涉及的共模阻抗的量测结果。如图7所示，横轴T代表时间，其单位为纳秒(ns)，而纵轴Zicm代表该对传输线的该共模阻抗，其单位为欧姆(Ohm，亦可记为「Ω」)。
[0057]如前面所述，该接地线使该对传输线具有该特定阻抗。于本实施例中，该特定阻抗可为该共模阻抗，其数值落入[(30-6)，(30+6)]的范围，即[24，36]的范围，其中上列范围的单位为欧姆。依据本实施例，基于图2所示电路布图方法200，电子装置100能符合移动高画质连结规范。尤其是，步骤210所述的该对传输线的共模阻抗符合移动高画质连结规范。
[0058]图8绘示了图2所示电路布图方法200于一实施例中所涉及的模拟结果。如图8所示，横轴T代表时间，其单位为纳秒(ns)，而纵轴VZCM代表共模阻抗所对应的电压，其单位为伏特(Volt,亦可记为「V」)。
[0059]请注意，由图6、图7、与图8所示实施例中的至少一部分实施例可知，基于图2所示电路布图方法200，电子装置100能符合移动高画质连结规范。
[0060]本发明的好处之一是，本发明的电路布图方法与相关的印刷电路板可在不牺牲信号品质的状况下有效地降低电子装置的材料成本。另外，本发明的电路布图方法与相关的印刷电路板可提升在经济成本下的信号品质控制。
【权利要求】
1.一种电路布图方法,应用于一印刷电路板,该电路布图方法包含: 于该印刷电路板上形成一对传输线；以及 于该对传输线之间设置一接地线，其中该对传输线与该接地线位于该印刷电路板的同一层，且该接地线该对传输线具有一特定阻抗。
2.如权利要求1所述的电路布图方法，其特征在于，该印刷电路板包含一接地层，而用来设置该对传输线与该接地线的该层异于该接地层。
3.如权利要求1所述的电路布图方法，其特征在于，该对传输线为一组差动信号线，且用来传输一组差动信号。
4.如权利要求1所述的电路布图方法，其特征在于，另包含: 于该印刷电路板上形成另一传输线；以及 于该对传输线与该另一传输线之间设置另一接地线，其中该另一接地线使该对传输线与该另一传输线之间具有该特定阻抗。
5.如权利要求1所述的电路布图方法，其特征在于，该对传输线用来传输一组移动高画质连结信号。
6.如权利要求1所述的电路布图方法，其特征在于，该接地线的宽度介于3密耳至7密耳的范围。
7.如权利要求1所述的电路布图方法，其特征在于，该对传输线中的任一传输线与该接地线之间的间隙的宽度介于2密耳至6密耳的范围。
8.如权利要求1所述的电路布图方法，其特征在于，该对传输线中的任一传输线的宽度介于10密耳至14密耳的范围。
9.如权利要求1所述的电路布图方法，其特征在于，该对传输线的差动阻抗与共模阻抗均符合移动高画质连结规范。
10.一种印刷电路板，其包含: 一电路层，其包含: 一对传输线；以及 一接地线，设置于该对传输线之间；以及 一接地层，用来提供接地； 其中该电路层异于该接地层。
11.如权利要求10所述的印刷电路板，其特征在于，该接地线使该对传输线具有一特定阻抗。
12.如权利要求10所述的印刷电路板，其特征在于，该对传输线为一组差动信号线，且用来传输一组差动信号。
13.如权利要求10所述的印刷电路板，其特征在于，该电路层另包含: 另一传输线；以及 另一接地线，设置于该对传输线与该另一传输线之间，其中该另一接地线使该对传输线与该另一传输线之间具有该特定阻抗。
14.如权利要求10所述的印刷电路板，其特征在于，该对传输线用来传输一组移动高画质连结信号。
15.如权利要求10所述的印刷电路板，其特征在于，该接地线的宽度介于3密耳至7密耳的范围。
16.如权利要求10所述的印刷电路板,其特征在于,该对传输线中的任一传输线与该接地线之间的间隙的宽度介于2密耳至6密耳的范围。
17.如权利要求10所述的印刷电路板,其特征在于,该对传输线中的任一传输线的宽度介于10密耳至14密耳的范围。
18.如权利要求10所述的印刷电路板，其特征在于，该对传输线的差动阻抗与共模阻抗均符合移动高画 质连结规范。
【文档编号】H05K1/09GK103635016SQ201310286557
【公开日】2014年3月12日 申请日期:2013年7月9日 优先权日:2012年8月21日
【发明者】余天华, 林士伟 申请人:晨星半导体股份有限公司