多层电路板的制作方法
【专利摘要】本发明公开一种多层电路板的制作方法，其包括下列步骤。首先，提供基材。基材具有相对两表面及连通两表面的通孔。接着，以通孔为对位标靶分别形成图案化线路层于两表面上。图案化线路层包括环绕通孔的同心圆图案。接着，分别形成第一堆叠层于两表面上。接着形成第一贯孔，其贯穿同心圆图案由中心向外第一个同心圆的内径正投影至第一堆叠层以及基材的区域。接着，分别形成第二堆叠层于第一堆叠层上。之后，形成第二贯孔，其贯穿同心圆图案由中心向外第二个同心圆的内径正投影至第一至第二堆叠层及基材的区域。
【专利说明】多层电路板的制作方法
【技术领域】
[0001]本发明涉及一种电路板的制作方法，且特别是涉及一种多层电路板的制作方法。
【背景技术】
[0002]由于电子产品的集成度(integrat1n)越来越高,应用于高集成度的电子产品的电路板，其线路层也由单层、2层而变为6层、8层，甚至到10层以上，以使电子元件能够更密集的装设于印刷电路板上。一般而言，最常见的电路板制作工艺为叠层法(laminat1nprocess)，当利用叠层法来制作电路板时，各个线路层及绝缘层之间的对位精度必须获得良好的控制。因此，在电路板制作工艺中，通常是在前一叠层通过光刻制作工艺形成多个对位标靶，并再增层之后，通过X光找到前一叠层的对位标靶并进行铣靶制作工艺以形成后续制作工艺的另一对位标靶。
[0003]然而，由于前一叠层的对位标靶是通过光刻制作工艺所形成，其本身已存在有制作工艺误差，而使用X光进行铣靶时，也会产生铣靶制作工艺上的误差。如此，各层的对位标靶所产生的对位误差将不断地累积。若电路板的线路层数目增加，则这些对位标靶所累积的误差也会增加，造成层间对准度偏移过大且导通孔与底层接垫的设计无法微型化。
【发明内容】
[0004]本发明的目的在于提供一种多层电路板的制作方法，其可提升多层电路板的层间对位精准度，提升线路层的布线密度与能力，且导通孔与底层接垫的设计可趋向微型化，更可制作单边对准度小于50 μ m的图案设计。
[0005]为达上述目的，本发明的一种多层电路板的制作方法包括下列步骤:首先，提供基材，其包括相对两表面及连通两表面的第一通孔。接着，以第一通孔为对位标靶各形成第一图案化线路层于两表面上。各第一图案化线路层包括环绕第一通孔的第一同心圆图案。接着，各形成第一堆叠层于两表面上，其包括第一介电层以及覆盖第一介电层的第一线路层。接着，形成第一贯孔，其贯穿第一同心圆图案由中心向外第一个同心圆的内径正投影至第一堆叠层以及基材的区域。接着，各形成第二堆叠层于第一堆叠层上。各第二堆叠层包括第二介电层以及覆盖第二介电层的第二线路层。之后，形成第二贯孔，其贯穿第一同心圆图案由中心向外第二个同心圆的内径正投影至第二堆叠层、第一堆叠层及基材的区域。
[0006]基于上述，本发明的多层电路板制作方法是先于最内层的基材表面形成同心圆图案，而之后的各层堆叠层皆是以此同心圆图案做对位标靶来形成对应的对位贯孔，再以各层的对位贯孔分别进行对应的堆叠层的后续制作工艺，例如以对位贯孔为对位基准形成各层的图案化线路层及导通孔等。因此，本发明的制作方法可减少现有中各层间对位误差的累积，更可减少多层电路板有层偏的问题产生。因此，本发明确实能提高多层电路板的对位精准度，提升线路层的布线密度与能力，且导通孔与底层接垫的设计可趋向微型化，还可制作单边对准度小于50 μ m的图案设计。
[0007]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
【专利附图】
【附图说明】
[0008]图1A至图1G是依照本发明的一实施例的一种多层电路板的制作方法的流程示意图；
[0009]图2是依照本发明的一实施例的基材及第一图案化线路层的俯视示意图；
[0010]图3是图1E的第一同心圆图案的俯视示意图；
[0011]图4是图1G的第一同心圆图案的俯视示意图；
[0012]图5是依照本发明的另一实施例的基材及第一图案化线路层的俯视示意图；
[0013]图6A至图6D是依照本发明的另一实施例的一种多层电路板的制作方法的部分流程不意图。
[0014]符号说明
[0015]110:基材
[0016]112U14:表面
[0017]116:第一通孔
[0018]120:第一图案化线路层
[0019]122:第一同心圆图案
[0020]122a、124a:第一个同心圆
[0021]122b、124b:第二个同心圆
[0022]124:第二同心圆图案
[0023]130:第一堆叠层
[0024]132:第一介电层
[0025]134:第一线路层
[0026]134a:第一开口
[0027]140:第一贯孔
[0028]150:第二堆叠层
[0029]152:第二介电层
[0030]154:第二线路层
[0031]154a:第二开口
[0032]160:第二贯孔
[0033]170:第六堆叠层
[0034]172:第六介电层
[0035]174:第六线路层
[0036]174a、194a:开口
[0037]180:第六贯孔
[0038]190:第七堆叠层
[0039]192:第七介电层
[0040]194:第七线路层
[0041]195:第七贯孔
[0042]Dl:通孔外径
[0043]D2:同心圆图案外径
[0044]Gl:间距
【具体实施方式】
[0045]图1A至图1G是依照本发明的一实施例的一种多层电路板的制作方法的流程示意图。图2是依照本发明的一实施例的基材及第一图案化线路层的俯视示意图。在本实施例中，多层电路板的制作方法包括下列步骤:首先，如图1A所示，提供基材110，其包括相对两表面112、114及连通两表面112、114的第一通孔116。接着，请同时参照图1B及图2，以第一通孔116为对位标靶分别形成第一图案化线路层120于两表面112、114上。在本实施例中，如图2所示，第一通孔116的外径Dl实质上介于0.5毫米(mm)至0.8毫米之间。在此需说明的是，图1A至图1G所绘示的制作流程为图2中区域A的制作流程的剖视图。第一图案化线路层120如图2所示具有环绕第一通孔116的第一同心圆图案122。第一同心圆图案122包括多个同心圆，而同心圆彼此间的间距Gl实质上介于50微米(μ m)至100微米之间，当然，本发明并不以此为限，本领域具通常知识者当可依实际产品的设计及布局需求自行做调整。
[0046]接着，如图1C所示，分别形成第一堆叠层130于两表面112、114上，其中，第一堆叠层130包括第一介电层132以及第一线路层134，且第一线路层134覆盖第一介电层132。之后，请同时参照图1D及图1E，利用例如二氧化碳激光(CO2Iaser)钻孔的方式形成第一贯孔140。第一贯孔140如图1E所不贯穿第一同心圆图案122由中心向外第一个同心圆122a的内径正投影至第一堆叠层130以及基材110的区域。图3即绘示了被第一贯孔140贯穿后的第一同心圆图案122的俯视图。
[0047]在本实施例中，第一图案化线路层120及第一线路层134的材料为铜，由于铜只对紫外光区(< 0.3ym)以下的短波长区吸收率较高，而二氧化碳激光的光波长较长(约为10微米以上)，属于红外光区，因此较不会被铜所吸收而将铜烧蚀成孔。因此，铜材质的同心圆图案122可视为二氧化碳激光的一个铜掩模，用以限制二氧化碳激光对第一堆叠层130以及基材110切割的范围。也就是说，利用二氧化碳激光由中心向外钻孔，则会以第一个同心圆122a的内径为边界来钻孔形成的第一贯孔140。需注意的是，若是使用二氧化碳激光来形成第一贯孔140，需先对图1C的第一线路层134进行图案化以形成如图1D所示的第一开口 134a，使第一开口 134a暴露出第一同心圆图案122正投影至第一介电层132的区域，再进行后续的钻孔程序。
[0048]当然，本发明并不局限于此。在本发明的其他实施例中，也可利用直接激光钻孔(Direct Laser Drill, DLD)的方式形成第一贯孔140。若是使用直接激光钻孔的方式形成第一贯孔140，则无须形成如图1D所示的开口 134a，而可在形成图1C所示的第一线路层134后即进行直接激光钻孔以形成第一贯孔140。在本实施例中，第一贯孔140的形成可例如分别由位于基材110两侧的第一堆叠层130的外表面同时往基材110的方向钻孔。
[0049]之后，即可以第一贯孔140为对位标靶对第一堆叠层130进行后续制作工艺，例如以第一贯孔140做为光刻制作工艺的对位标靶，对第一线路层134进行图案化，以形成多层电路板的第二图案化线路层，或是以第一贯孔140为对位标靶形成第一导通孔于第一堆叠层130上。
[0050]之后，再如图1F所示，分别形成第二堆叠层150于对应的第一堆叠层130上。各第二堆叠层150包括第二介电层152以及第二线路层154，且第二线路层154覆盖第二介电层152。之后，再如图1G所示形成第二贯孔160，且第二贯孔160贯穿第一同心圆图案120由中心向外第二个同心圆122b的内径正投影至第二堆叠层150、第一堆叠层130及基材110的区域。图4即绘示了被第二贯孔160贯穿后的第一同心圆图案122的俯视图。
[0051]如同第一贯孔的形成方法所述，第二贯孔160也可利用二氧化碳激光钻孔的方式而形成。也就是说，利用二氧化碳激光由中心向外钻孔，烧蚀掉如图3所示的第一个同心圆122a以及第二个同心圆122b间的基材110后，第一个同心圆122a即可自同心圆图案120剥离，而形成如图4所示的第二贯孔160。同样的，若使用二氧化碳激光来形成第二贯孔160，需先形成如图1F所示的第二开口 154a，使第二开口 154a暴露出第一同心圆图案122正投影至第二介电层152的区域，再进行后续的钻孔程序。
[0052]当然，在本发明的其他实施例中，也可利用直接激光钻孔(Direct LaserDrill1DLD)的方式形成第二贯孔160，如此则无须形成如图1F所示的第二开口 154a，而可立即进行直接激光钻孔以形成第二贯孔160。在本实施例中，形成第二贯孔160的方法可分别由位于基材I1两侧的第二堆叠层150的外表面同时往基材110的方向钻孔。
[0053]之后，即可以第二贯孔160为对位标靶对第二堆叠层150进行后续制作工艺，例如以第二贯孔160做为光刻制作工艺的对位标靶，对第二线路层154进行图案化，以形成多层电路板的第三图案化线路层，或是以第二贯孔160为对位标靶形成第二导通孔于第二堆叠层150上，其中，第二导通孔连接第一堆叠层130上的第一导通孔。
[0054]本实施例仅举例说明于基材的双面分别形成两层叠构的制作流程，当然，本发明并不限制堆叠层、线路层的层数以及同心圆图案的同心圆个数。本领域具通常知识者可自行依前述的制作方法于第二堆叠层上继续堆叠其他堆叠层，并以同心圆图案122为对位标靶形成各层的对位贯孔，再以各层的对位贯孔分别进行后续的对位制作工艺，以形成各层的图案化线路层及/或导通孔。因此，若欲形成的多层电路板的图案化线路层的总层数为N，则第一同心圆图案122的同心圆个数应为(N-2)/2。
[0055]如此，多层电路板的各层堆叠层皆是以最内层的基材110表面的同心圆图案122来形成对应的对位贯孔，因而可减少现有中各层间对位误差的累积，还可减少多层电路板有层偏的问题产生。此外，还可依此方法形成连通各层的导通孔。由于各层的导通孔皆是以同一光刻制作工艺所形成的同心圆图案122来当作对位标靶而形成，因此可减少导通孔因对位误差累积而造成各层导通孔无法对准的情形，提升线路层的布线密度与能力，且导通孔与底层接垫的设计可走向微型化，还可制作单边对准度小于50 μ m的图案设计。
[0056]此外，若多层电路板所需线路层的层数较多，则需进行增层的次数也随的提高，第一同心圆图案122的同心圆个数因而随之增加。也就是说，第一同心圆图案122的最大外径D2会与多层电路板的增层次数成正比。然而,基于生产设备的影像感应器(Charge-CoupledDevice, (XD)的影像撷取视窗可读取的最大尺寸限制,第一同心圆图案122的最大外径D2实质上应小于或等于3.175毫米(mm)。因此，若多层电路板的增层次数大于一个预定值(例如等于或大于5次)，而使第一同心圆图案122的最大外径D2趋近于3.175毫米时，在此之后形成的堆叠层则需通过另一同心圆图案做对位标靶来进行对位制作工艺。
[0057]图5是依照本发明的另一实施例的基材及第一图案化线路层的俯视示意图。图6A至图6D是依照本发明的另一实施例的一种多层电路板的制作方法的部分流程示意图。请参照图5，如前所述，当多层电路板欲进行的增层次数大于一个预定值时，则需设计两个同心圆图案。也就是说，在本实施例中，多层电路板的增层次数大于预定值(例如大于M次，M为大于2的正整数)，而基材110除了具有前述的第一通孔116外，更可具有第二通孔118，其连通如图1A所示的两表面112、114。接着，再分别以第一通孔116与第二通孔118为对位标靶形成第一图案化线路层120于两表面112、114上。各第一图案化线路层120除了包括环绕第一通孔116的第一同心圆图案122，更包括环绕第二通孔118的第二同心圆图案124。由于第一同心圆图案122及第二同心圆图案124是通过同一图案化制作工艺所形成的，因此可避免多道图案化制作工艺的对位误差累积。如此，从第M层开始的堆叠层皆以第二同心圆图案124做对位标靶来进行后续的对位制作工艺，其制作流程大致与图1A至IG的制作流程相同。
[0058]详细而言，请同时参照图5及图6A，在形成第二同心圆图案124之后，可分别形成第M堆叠层于第二堆叠层150的上方，在本实施例中，M例如为6，也就是说，多层电路板已利用第一同心圆图案122做对位标靶依序形成了第一至第五堆叠层，而第六堆叠层170(也就是第M堆叠层)对应包括第六介电层172以及覆盖第六介电层172的第六线路层174。接着，如图5及6B所示，形成第六贯孔180，其贯穿第二同心圆图案124由中心向外第一个同心圆124a的内径正投影至第一至第六堆叠层以及基材110的区域。
[0059]之后，即可以第六贯孔180为对位标靶对第六堆叠层150进行后续制作工艺，例如以第六贯孔180做为光刻制作工艺的对位标靶，对第六线路层174进行图案化，以形成多层电路板的图案化线路层，或是以第六贯孔180为对位标靶形成第六导通孔于第六堆叠层170 上。
[0060]请接续参照图6C，分别形成第七堆叠层190 (也就是第M+1堆叠层)于第六堆叠层170上，各第七堆叠层190包括第七介电层192以及覆盖第七介电层192的第七线路层194。之后，再如图5及图6D所不，形成第七贯孔195,其贯穿第二同心圆图案124由中心向外第二个同心圆124b的内径正投影至第一至第七堆叠层及基材110的区域。
[0061]之后，即可以第七贯孔195为对位标靶对第七堆叠层190进行后续制作工艺，例如以第七贯孔195做为光刻制作工艺的对位标靶，对第七线路层194进行图案化，以形成多层电路板的图案化线路层，或是以第七贯孔195为对位标靶形成第七导通孔于第七堆叠层190上，其中，第七导通孔连接第六堆叠层170上的第一导通孔，且各层的导通孔皆彼此连接。
[0062]如前所述，第六贯孔180及第七贯孔195也可利用二氧化碳激光钻孔或是直接激光钻孔的方式而形成。同样的，若使用二氧化碳激光来形成第六贯孔180及第七贯孔195，需先形成如图6A及图6C所示的开口 174a、194a，以分别暴露出第二同心圆图案124正投影至第六介电层172及第二介电层192的区域，再进行钻孔程序。若是利用直接激光钻孔的方式，则无须形成开口 174a、194a，而可立即进行直接激光钻孔。
[0063]综上所述，本发明的多层电路板制作方法是先于最内层的基材表面形成同心圆图案，而之后的各层堆叠层皆是以此同心圆图案做对位标靶来形成对应的对位贯孔，再以各层的对位贯孔分别进行对应的堆叠层的后续制作工艺，例如以对位贯孔为对位基准形成各层的图案化线路层及导通孔等。因此，本发明的制作方法可减少现有中各层间对位误差的累积，更可减少多层电路板有层偏的问题产生。此外，由于各层的导通孔皆是以同一光刻制作工艺所形成的同心圆图案来当作对位标靶而形成，可减少导通孔因各层间的对位误差累积而造成导通孔偏移的情形。因此，本发明确实能提高多层电路板的对位精准度，提升线路层的布线密度与能力，且导通孔与接垫的设计可走向微型化，更可制作单边对准度小于50 μ m的图案设计。
[0064]虽然已结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属【技术领域】中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。
【权利要求】
1.一种多层电路板的制作方法,其特征在于包括: 提供基材，包括相对两表面及连通该两表面的第一通孔； 以该第一通孔为对位标靶各形成第一图案化线路层于该两表面上，各该第一图案化线路层包括环绕该第一通孔的第一同心圆图案； 各形成第一堆叠层于该两表面上，其包括第一介电层以及覆盖该第一介电层的第一线路层； 形成第一贯孔，该第一贯孔贯穿该第一同心圆图案由中心向外第一个同心圆的内径正投影至该些第一堆叠层以及该基材的区域； 各形成第二堆叠层于该些第一堆叠层上，各该第二堆叠层包括第二介电层以及覆盖该第二介电层的第二线路层；以及 形成第二贯孔，该第二贯孔贯穿该第一同心圆图案由中心向外第二个同心圆的内径正投影至该些第二堆叠层、该些第一堆叠层及该基材的区域。
2.如权利要求1所述的多层电路板的制作方法，还包括: 形成该第一贯孔后，以该第一贯孔为对位标靶图案化该些第一线路层；以及 形成该第二贯孔后，以该第二贯孔为对位标靶图案化该些第二线路层。
3.如权利要求2所述的多层电路板的制作方法，其中该些图案化线路层的总层数为N，则该第一同心圆图案的同心圆个数为(N-2)/2。
4.如权利要求1所述的多层电路板的制作方法，还包括: 形成该第一贯孔后，以该第一贯孔为对位标靶各形成第一导通孔于该些第一堆叠层上；以及 形成该第二贯孔后，以该第二贯孔为对位标靶各形成第二导通孔于该些第二堆叠层上，该些第二导通孔分别连接对应的第一导通孔。
5.如权利要求1所述的多层电路板的制作方法，其中形成该第一贯孔以及该第二贯孔的方法包括二氧化碳激光钻孔。
6.如权利要求5所述的多层电路板的制作方法，还包括: 在形成该第一贯孔之前，形成第一开口于该第一线路层上，该第一开口暴露出该第一同心圆图案正投影至该第一介电层的区域；以及 在形成该第二贯孔之前，形成第二开口于该第二线路层上，该第一开口暴露出该第一同心圆图案正投影至该第二介电层的区域。
7.如权利要求5所述的多层电路板的制作方法，其中形成该第一贯孔的方法包括由该些第一堆叠层的外表面同时往该基材的方向钻孔，形成该第二贯孔的方法包括由该些第二堆叠层的外表面同时往该基材的方向钻孔。
8.如权利要求1所述的多层电路板的制作方法，其中形成该第一贯孔以及该第二贯孔的方法包括直接激光钻孔。
9.如权利要求8所述的多层电路板的制作方法，其中形成该第一贯孔的方法包括由该些第一堆叠层的外表面同时往该基材的方向钻孔，形成该第二贯孔的方法包括由该些第二堆叠层的外表面同时往该基材的方向钻孔。
10.如权利要求1所述的多层电路板的制作方法，其中该基材还包括连通该两表面的第二通孔，各该第一图案化线路层还包括环绕该第二通孔的第二同心圆图案，所述的多层电路板的制作方法还包括: 各形成第M堆叠层于该第二堆叠层上方，其包括第M介电层以及覆盖该第M介电层的第M线路层，其中M为大于2的正整数； 形成第M贯孔，该第M贯孔贯穿该第二同心圆图案由中心向外第一个同心圆的内径正投影至该些第一至第M堆叠层以及该基材的区域； 各形成第M+1堆叠层于该些第M堆叠层上，各该第M+1堆叠层包括第M+1介电层以及覆盖该第M+1介电层的第M+1线路层；以及 形成第M+1贯孔，该第M+1贯孔贯穿该第二同心圆图案由中心向外第二个同心圆的内径正投影至该些第一至第M+1堆叠层及该基材的区域。
11.如权利要求10所述的多层电路板的制作方法，还包括: 形成该第M贯孔后，以该第M贯孔为对位标靶图案化该些第M线路层以形成两第M+1图案化线路层；以及 形成该第M+1贯孔后，以该第M+1贯孔为对位标靶图案化该些第M+1线路层以形成两第M+2图案化线路层。
12.如权利要求10所述的多层电路板的制作方法，还包括: 形成该第M贯孔后，以该第M贯孔为对位标靶各形成第M导通孔于该些第M堆叠层上；以及 形成该第M+1贯孔后，以该第M+1贯孔为对位标靶各形成第M+1导通孔于该些第M+1堆叠层上，该些第M+1导通孔分别连接对应的第M导通孔。
13.如权利要求10所述的多层电路板的制作方法，其中M实质上等于或大于5。
14.如权利要求10所述的多层电路板的制作方法，其中形成该第M贯孔以及该第M+1贯孔的方法包括二氧化碳激光钻孔或直接激光钻孔。
【文档编号】H05K3/46GK104427792SQ201310403661
【公开日】2015年3月18日 申请日期:2013年9月6日 优先权日:2013年9月6日
【发明者】黄培彰, 余丞博, 黄瀚霈 申请人:欣兴电子股份有限公司