多层电路板的制作方法
【专利摘要】本发明公开一种多层电路板的制作方法，其包括下列步骤。首先，压合两核心层以形成基材。基材具有相对两表面。接着形成第一通孔，其连通两表面。再以通孔为对位标靶分别形成图案化线路层于两表面上。图案化线路层包括环绕通孔的同心圆图案。接着，分别形成第一堆叠层于两表面上。接着形成第一贯孔，其贯穿同心圆图案由中心向外第一个同心圆的内径正投影至第一堆叠层以及基材的区域。接着，分别形成第二堆叠层于第一堆叠层上。之后，形成第二贯孔，其贯穿同心圆图案由中心向外第二个同心圆的内径正投影至第一至第二堆叠层及基材的区域。
【专利说明】多层电路板的制作方法
【技术领域】
[0001]本发明涉及一种电路板的制作方法，且特别是涉及一种多层电路板的制作方法。
【背景技术】
[0002]由于电子产品的集成度(integrat1n)越来越高,应用于高集成度的电子产品的电路板，其线路层也由单层、2层而变为6层、8层，甚至到10层以上，以使电子元件能够更密集的装设于印刷电路板上。一般而言，最常见的电路板制作工艺为叠层法(laminat1nprocess)，当利用叠层法来制作电路板时，各个线路层及绝缘层之间的对位精度必须获得良好的控制。因此，在电路板制作工艺中，通常是在前一叠层通过光刻制作工艺形成多个对位标靶，并再增层之后，通过X光找到前一叠层的对位标靶并进行铣靶制作工艺以形成后续制作工艺的另一对位标靶。
[0003]然而，由于前一叠层的对位标靶是通过光刻制作工艺所形成，其本身已存在有制作工艺误差，而使用X光进行铣靶时，也会产生铣靶制作工艺上的误差。如此，各层的对位标靶所产生的对位误差将不断地累积。若电路板的线路层数目增加，则这些对位标靶所累积的误差也会增加，造成层间对准度偏移过大且导通孔与底层接垫的设计无法微型化。
【发明内容】
[0004]本发明的目的在于提供一种多层电路板的制作方法，其可提升多层电路板的层间对位精准度，提升线路层的布线密度与能力，且导通孔与底层接垫的设计因对位精准度的提高而可走向微型化，还可制作单边对准度小于50 μ m的图案设计。
[0005]为达上述目的，本发明的一种多层电路板的制作方法包括下列步骤:首先，压合两核心层以形成基材。基材具有相对两表面。接着，形成第一通孔，其连通两表面。接着，以第一通孔为对位标靶各形成第一图案化线路层于两表面上。各第一图案化线路层包括环绕第一通孔的第一同心圆图案。接着，各形成第一堆叠层于两表面上，其包括第一介电层以及覆盖第一介电层的第一线路层。接着，形成第一贯孔，其贯穿第一同心圆图案由中心向外第一个同心圆的内径正投影至第一堆叠层以及基材的区域。接着，各形成第二堆叠层于第一堆叠层上。各第二堆叠层包括第二介电层以及覆盖第二介电层的第二线路层。之后，形成第二贯孔，其贯穿第一同心圆图案由中心向外第二个同心圆的内径正投影至第二堆叠层、第一堆叠层及基材的区域。
[0006]基于上述，本发明的多层电路板制作方法是先以两个核心层压合成基材，在于基材的表面形成同心圆图案，而之后的各层堆叠层皆是以此最内层基材上的同心圆图案做对位标靶来形成对应的对位贯孔，再以各层的对位贯孔分别进行对应的堆叠层的后续制作工艺。并且，在基板上重复增层至其具有一定的结构强度后，即可使基材的两核心层彼此分离，以形成两个独立的多层电路板，之后再分别对两独立的多层电路板进行后续的增层制作工艺。因此，本发明的制作方法可一次形成两个独立的多层电路板，且可减少现有中多层电路板的各层间对位误差的累积，还可减少现有的多层电路板有层偏的问题产生。因此，本发明确实能提升线路层的布线密度与能力，且导通孔与底层接垫的设计因对位精准度的提高而可走向微型化，更可制作单边对准度小于50 μ m的图案设计。
[0007]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
【专利附图】
【附图说明】
[0008]图1A至图1N是依照本发明的一实施例的一种多层电路板的制作方法的流程示意图；
[0009]图2是图1D的基材及第一图案化线路层的俯视示意图及其区域A的局部放大图；
[0010]图3是图1G的第一同心圆图案的俯视示意图；
[0011]图4是图1I的第一同心圆图案的俯视示意图；
[0012]图5是图1D的基材及第一图案化线路层的俯视示意图及其区域B的局部放大图；
[0013]图6是依照本发明的一实施例的多层电路板的剖面示意图及其局部放大示意图。
[0014]符号说明
[0015]100a、10b:多层电路板
[0016]110:基材
[0017]110a、I 1b:核心层
[0018]111:周边区
[0019]112、114:表面
[0020]113:核心区
[0021]113a:核心区基板
[0022]116:第一通孔
[0023]118:第二通孔
[0024]119:结合材
[0025]120:第一图案化线路层
[0026]122:第一同心圆图案
[0027]122a、124a:第一个同心圆
[0028]122b、124b:第二个同心圆
[0029]124:第二同心圆图案
[0030]130:第一堆叠层
[0031]132:第一介电层
[0032]134:第一线路层
[0033]134a:第一开口
[0034]140:第一贯孔
[0035]150:第二堆叠层
[0036]152:第二介电层
[0037]154:第二线路层
[0038]154a:第二开口
[0039]160:第二贯孔
[0040]170:第六堆叠层
[0041]172:第六介电层
[0042]174:第六线路层
[0043]174a、194a:开口
[0044]180:第六贯孔
[0045]182:盲孔
[0046]190:第七堆叠层
[0047]192:第七介电层
[0048]194:第七线路层
[0049]195:第七贯孔
[0050]Dl:通孔外径
[0051]D2:同心圆图案外径
[0052]Gl:间距
【具体实施方式】
[0053]图1A至图1N是依照本发明的一实施例的一种多层电路板的制作方法的流程示意图。图2是图1D的基材及第一图案化线路层的俯视示意图及其区域A的局部放大图。在此需说明的是，图1A至图1J所绘示的制作流程为图2中区域A的制作流程的剖面图。本实施例的多层电路板的制作方法包括下列步骤:首先，请同时参照图1A及图1B，将两核心层IlOaUlOb压合而形成基材110。基材110如图1B所示包括相对两表面112、114。在本实施例中，核心层IlOaUlOb的厚度各约小于50微米(μπι)。接着，再如图1C所示，形成第一通孔116，且第一通孔116贯穿基材110。
[0054]在本实施例中，压合两核心层IlOaUlOb的方法例如为将一结合材119压合于两核心层IlOaUlOb之间，以结合两核心层IlOaUlOb而形成基材110。结合材119的材料例如为树脂，而第一通孔116分别贯穿基材110以及结合材119。在此需说明的是，本实施例的第一通孔116是形成于核心层IlOaUlOb通过结合材119结合的结合处，以防止第一通孔116破坏两核心层IlOaUlOb间的气密状态,或是导致湿式制作工艺(wet process)的药液经由第一通孔116渗流至两核心层IlOaUlOb之间。在本实施例中，第一通孔116的外径实质上介于0.5毫米至0.8毫米之间。
[0055]请同时参照图1D以及图2，接着，以第一通孔116为对位标靶分别图案化两表面112、114上的金属层，以分别形成第一图案化线路层120于表面112、114上。在本实施例中，如图2所示，第一通孔116的外径Dl实质上介于0.5毫米(mm)至0.8毫米之间。第一图案化线路层120如图2所示具有环绕第一通孔116的第一同心圆图案122。第一同心圆图案122包括多个同心圆，而同心圆彼此间的间距Gl实质上介于50微米(μ m)至100微米之间，当然，本发明并不以此为限，本领域具通常知识者当可依实际产品的设计及布局需求自行做调整。
[0056]接着，如图1E所示，分别形成第一堆叠层130于两表面112、114上，其中，第一堆叠层130包括第一介电层132以及第一线路层134，且第一线路层134覆盖第一介电层132。之后，请同时参照图1F及图1G，利用例如二氧化碳激光(CO2 laser)钻孔的方式形成第一贯孔140。第一贯孔140如图1G所不贯穿第一同心圆图案122由中心向外第一个同心圆122a的内径正投影至第一堆叠层130以及基材110的区域。图3即绘示了被第一贯孔140贯穿后的第一同心圆图案122的俯视图。
[0057]在本实施例中，第一图案化线路层120及第一线路层134的材料为铜，由于铜只对紫外光区(< 0.3ym)以下的短波长区吸收率较高，而二氧化碳激光的光波长较长(约为10微米以上)，属于红外光区，因此较不会被铜所吸收而将铜烧蚀成孔。因此，铜材质的同心圆图案122可视为二氧化碳激光的一个铜掩模，用以限制二氧化碳激光对第一堆叠层130以及基材110切割的范围。也就是说，利用二氧化碳激光由中心向外钻孔，则会以第一个同心圆122a的内径为边界来钻孔形成的第一贯孔140。需注意的是，若是使用二氧化碳激光来形成第一贯孔140,需先形成如图1F所不的第一开口 134a于第一线路层134上,使第一开口 134a暴露出第一同心圆图案122正投影至第一介电层132的区域，再进行后续的钻孔程序。
[0058]当然，本发明并不局限于此。在本发明的其他实施例中，也可利用直接激光钻孔(Direct Laser Drill, DLD)的方式形成第一贯孔140。若是使用直接激光钻孔的方式形成第一贯孔140，则无须形成如图1F所示的第一开口 134a，而可直接进行激光钻孔制作工艺以形成第一贯孔140。在本实施例中，第一贯孔140的形成可例如分别由位于基材110两侧的第一堆叠层130的外表面同时往基材110的方向钻孔。
[0059]之后，即可以第一贯孔140为对位标靶对第一堆叠层130进行后续制作工艺，例如以第一贯孔140做为光刻制作工艺的对位标靶，对第一线路层134进行图案化，以形成多层电路板的第二图案化线路层，或是以第一贯孔140为对位标靶形成第一导通孔于第一堆叠层130上。
[0060]之后，再如图1H所示，分别形成第二堆叠层150于对应的第一堆叠层130上。各第二堆叠层150包括第二介电层152以及第二线路层154，且第二线路层154覆盖第二介电层152。之后，再如图1I所示形成第二贯孔160，且第二贯孔160贯穿第一同心圆图案120由中心向外第二个同心圆122b的内径正投影至第二堆叠层150、第一堆叠层130及基材110的区域。图4即绘示了被第二贯孔160贯穿后的第一同心圆图案122的俯视图。
[0061]如同第一贯孔的形成方法所述，第二贯孔160也可利用二氧化碳激光钻孔的方式而形成。也就是说，利用二氧化碳激光由中心向外钻孔，烧蚀掉如图3所示的第一个同心圆122a以及第二个同心圆122b间的基材110后，第一个同心圆122a即可自同心圆图案120剥离，而形成如图4所示的第二贯孔160。同样的，若使用二氧化碳激光来形成第二贯孔160，需先形成如图1H所示的第二开口 154a，使第二开口 154a暴露出第一同心圆图案122正投影至第二介电层152的区域，再进行后续的激光钻孔程序。
[0062]当然，在本发明的其他实施例中，也可利用直接激光钻孔(Direct LaserDrill1DLD)的方式形成第二贯孔160，如此则无须形成如图1H所示的第二开口 154a，而可立即进行直接激光钻孔以形成第二贯孔160。在本实施例中，形成第二贯孔160的方法可分别由位于基材I1两侧的第二堆叠层150的外表面同时往基材110的方向钻孔。
[0063]之后，即可以第二贯孔160为对位标靶对第二堆叠层150进行后续制作工艺，例如以第二贯孔160做为光刻制作工艺的对位标靶，对第二线路层154进行图案化，以形成多层电路板的第三图案化线路层，或是以第二贯孔160为对位标靶形成第二导通孔于第二堆叠层150上，其中，第二导通孔连接第一堆叠层130上的第一导通孔。
[0064]当然，本发明并不限制堆叠层、线路层的层数以及同心圆图案的同心圆个数。本领域具通常知识者可自行依前述的制作方法于第二堆叠层上继续堆叠其他堆叠层，并以同心圆图案122为对位标靶形成各层的对位贯孔，再以各层的对位贯孔分别进行后续的对位制作工艺，以形成各层的图案化线路层及/或导通孔。
[0065]在多层电路板的增层次数大于一个预定值(例如等于或大于5次)，使其具有一定的结构强度后，即可进行拆板的动作，也就是在基板110上重复增层至具有一定的结构强度后，使基材110的两核心层IlOaUlOb如图1J所示地彼此分离，以形成两个独立的多层电路板100a、100b，再分别对多层电路板10aUOOb进行后续的增层制作工艺。在本实施例中，基于生产设备的影像感应器(Charge-Coupled Device, CCD)的影像撷取视窗可读取的最大尺寸限制，第一同心圆图案122的最大外径D2实质上应小于或等于3.175毫米(mm)。在此之后所形成的堆叠层可例如利用另一同心圆图案做对位标靶来进行对位制作工艺。
[0066]如此，第一图案化线路层120则需如图2及图5所示包括两个同心圆图案122、124，而基材210除了具有前述的第一通孔116外，还可具有贯穿基材110的第二通孔118。接着，再以第一通孔116与第二通孔118为对位标靶分别形成如图2及图5所示的第一图案化线路层120于表面112、114上。各第一图案化线路层120除了包括如图2所示的环绕第一通孔116的第一同心圆图案122外，还包括如图5所示的环绕第二通孔118的第二同心圆图案124。在本实施例中，基板110可如图2及图5所示包括一周边区111以及一核心区113，其中，周边区111环绕并连接核心区113，第一通孔116与第二通孔118则分别设置于周边区111以及核心区113内。如此，在以第一同心圆图案122做对位标靶进行增层制作工艺至具有一定的结构强度后，即可进行拆板的动作，并将基板110的周边区111移除，以形成如图5所示的核心区基板113a，再以第二同心圆图案124做对位标靶对核心区基板113a进行后续的增层制作工艺。
[0067]由于第一同心圆图案122及第二同心圆图案124是通过同一图案化制作工艺所形成的，因此可避免多道图案化制作工艺的对位误差累积。如此，从拆板后分别于多层电路板10aUOOb上形成的堆叠层皆可以第二同心圆图案124做对位标靶来进行后续的对位制作工艺，其制作流程可参照图1K至图1N。在此需注意的是，图1K至图1N所绘示的制作流程为拆板后的多层电路板10a为例，且为图5中区域B的制作流程的剖面图。
[0068]请参照图1K，在多层电路板的增层次数大于预定值(例如大于M次，M为大于2的正整数)，使其具有一定的结构强度后，可如图1K所示接续形成第M堆叠层于第二堆叠层150的上方。在本实施例中，M例如为6，也就是说，多层电路板在拆板前已利用第一同心圆图案122做对位标靶依序形成了第一至第五堆叠层，而第六堆叠层170 (也就是第M堆叠层)对应包括第六介电层172以及覆盖第六介电层172的第六线路层174。接着，如图5及图1L所示，形成第六贯孔180，其贯穿第二同心圆图案124由中心向外第一个同心圆124a的内径正投影至多层电路板10a的第一至第六堆叠层以及基材110的区域。
[0069]需说明的是，在以第一同心圆图案122做对位标靶形成各层介电层(例如第一至第五堆叠层)的贯孔的同时，可分别于第二同心圆图案124的第二通孔118正投影至对应介电层的位置上形成盲孔182，也就是在各层介电层(例如第一至第五堆叠层)对应于第二通孔118的位置上分别形成盲孔182，其中，盲孔182的外径小于第一个同心圆124a的内径。如此，由于各堆叠层已预先形成盲孔，降低介电层的总厚度，因此，在后续的制作工艺中，激光即可无需一次烧穿总厚度较厚的介电层而形成第六贯孔180。
[0070]之后，即可以第六贯孔180为对位标靶对第六堆叠层170进行后续制作工艺，例如以第六贯孔180做为光刻制作工艺的对位标靶，对第六线路层174进行图案化，以形成多层电路板的图案化线路层，或是以第六贯孔180为对位标靶形成第六导通孔于第六堆叠层170 上。
[0071]请接续参照图1M，形成第七堆叠层190 (也就是第M+1堆叠层)于第六堆叠层170上。第七堆叠层190包括第七介电层192以及覆盖第七介电层192的第七线路层194。之后，再如图5及图1N所不，形成第七贯孔195,其贯穿第二同心圆图案124由中心向外第二个同心圆124b的内径正投影至第一至第七堆叠层及基材110的区域。
[0072]之后，即可以第七贯孔195为对位标靶对第七堆叠层190进行后续制作工艺，例如以第七贯孔195做为光刻制作工艺的对位标靶，对第七线路层194进行图案化，以形成多层电路板的图案化线路层，或是以第七贯孔195为对位标靶形成第七导通孔于第七堆叠层190上，其中，第七导通孔连接第六堆叠层170上的第六导通孔，且各层的导通孔皆彼此连接，以导通多层电路板的各层堆叠层。
[0073]如前所述，第六贯孔180及第七贯孔195也可利用二氧化碳激光钻孔或是直接激光钻孔的方式而形成。同样的，若使用二氧化碳激光来形成第六贯孔180及第七贯孔195，需先形成如图6A及图6C所示的开口 174a、194a，以分别暴露出第二同心圆图案124正投影至第六介电层172及第二介电层192的区域，再进行钻孔程序。若是利用直接激光钻孔的方式，则无须形成开口 174a、194a，而可立即进行直接激光钻孔。
[0074]图6是依照本发明的一实施例的多层电路板的剖面示意图及其局部放大示意图。请参照图6，在此须说明的是，本实施例的多层电路板的结合材119设置于两核心层110a、110b的周缘区域，以接合两核心层110a、110b,并于两核心层110a、110b的周缘形成一密合区，使两核心层110a、110b暂时地接合在一起，以避免后续制作工艺中所使用的药剂渗入于两核心层110a、110b之间。而第一同心圆图案122以及第二同心圆图案(如图2所示的第二同心圆图案124)则可对应结合材119设置，使第一通孔116可如图6所示地形成于密合区内或是形成于密合区至多层电路板的外缘之间的区域，以防止第一通孔116破坏两核心层110a、110b间的气密状态，甚而导致制作工艺药液经由第一通孔116渗流至两核心层110a、110b 之间。
[0075]综上所述，本发明的多层电路板制作方法是先以两个核心层压合成基材，在于基材的表面形成同心圆图案，而之后的各层堆叠层皆是以此最内层基材上的同心圆图案做对位标靶来形成对应的对位贯孔，再以各层的对位贯孔分别进行对应的堆叠层的后续制作工艺，例如以对位贯孔为对位基准形成各层的图案化线路层及导通孔等。并且，在基板上重复增层至其具有一定的结构强度后，即可使基材的两核心层彼此分离，以形成两个独立的多层电路板，之后再分别对两独立的多层电路板进行后续的增层制作工艺。因此，本发明的制作方法可一次形成两个独立的多层电路板，且可减少现有中多层电路板的各层间对位误差的累积，还可减少现有的多层电路板有层偏的问题产生。此外，由于各层的导通孔皆是以同一光刻制作工艺所形成的同心圆图案来当作对位标靶而形成，可减少导通孔因各层间的对位误差累积而造成导通孔偏移甚至彼此无法衔接的情形。因此，本发明确实能提升线路层的布线密度与能力，且导通孔与底层接垫的设计因对位精准度的提高而可走向微型化，还可制作单边对准度小于50 μ m的图案设计。
[0076]虽然已结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属【技术领域】中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。
【权利要求】
1.一种多层电路板的制作方法，其特征在于包括: 压合两核心层，以形成基材，该基材具有相对两表面； 形成第一通孔，该第一通孔连通该两表面； 以该第一通孔为对位标靶各形成第一图案化线路层于该两表面上，各该第一图案化线路层包括环绕该第一通孔的第一同心圆图案； 各形成第一堆叠层于该两表面上，其包括第一介电层以及覆盖该第一介电层的第一线路层； 形成第一贯孔，该第一贯孔贯穿该第一同心圆图案由中心向外第一个同心圆的内径正投影至该些第一堆叠层以及该基材的区域； 各形成第二堆叠层于该些第一堆叠层上，各该第二堆叠层包括第二介电层以及覆盖该第二介电层的第二线路层；以及 形成第二贯孔，该第二贯孔贯穿该第一同心圆图案由中心向外第二个同心圆的内径正投影至该些第二堆叠层、该些第一堆叠层及该基材的区域。
2.如权利要求1所述的多层电路板的制作方法，其中压合该两核心层的步骤还包括: 将一结合材压合于该两核心层之间。
3.如权利要求2所述的多层电路板的制作方法，其中该第一通孔分别贯穿该基材以及该结合材。
4.如权利要求2所述的多层电路板的制作方法，其中该结合材的材料包括树脂。
5.如权利要求1所述的多层电路板的制作方法，还包括: 形成该第一贯孔后，以该第一贯孔为对位标靶分别图案化该些第一线路层；以及 形成该第二贯孔后，以该第二贯孔为对位标靶分别图案化该些第二线路层。
6.如权利要求1所述的多层电路板的制作方法，还包括: 形成该第一贯孔后，以该第一贯孔为对位标靶各形成第一导通孔于对应的第一堆叠层上；以及 形成该第二贯孔后，以该第二贯孔为对位标靶各形成第二导通孔于对应的第二堆叠层上，且各该第二导通孔连接对应的第一导通孔。
7.如权利要求1所述的多层电路板的制作方法，其中形成该第一贯孔以及该第二贯孔的方法包括二氧化碳激光钻孔。
8.如权利要求7所述的多层电路板的制作方法，还包括: 在形成该第一贯孔之前，各形成第一开口于对应的第一线路层上，该第一开口暴露出该第一同心圆图案正投影至该第一介电层的区域；以及 在形成该第二贯孔之前，各形成第二开口于对应的第二线路层上，该第一开口暴露出该第一同心圆图案正投影至该第二介电层的区域。
9.如权利要求7所述的多层电路板的制作方法，其中形成该第一贯孔的方法包括由该些第一堆叠层的外表面同时往该基材的方向钻孔，且形成该第二贯孔的方法包括由该些第二堆叠层的外表面同时往该基材的方向钻孔。
10.如权利要求1所述的多层电路板的制作方法，其中形成该第一贯孔以及该第二贯孔的方法包括直接激光钻孔。
11.如权利要求10所述的多层电路板的制作方法，其中形成该第一贯孔的方法包括由该些第一堆叠层的外表面同时往该基材的方向钻孔，形成该第二贯孔的方法包括由该些第二堆叠层的外表面同时往该基材的方向钻孔。
12.如权利要求1所述的多层电路板的制作方法，还包括: 在形成该第二贯孔之后，令该基材的该两核心层彼此分离，以形成两个独立的多层电路板。
13.如权利要求12所述的多层电路板的制作方法，其中该基材还包括贯穿该基材的第二通孔，该第一图案化线路层还包括环绕该第二通孔的第二同心圆图案，所述的多层电路板的制作方法还包括: 形成第Μ堆叠层于各该多层电路板的其中之一，并位于该多层电路板的该第二堆叠层上方，该第Μ堆叠层包括第Μ介电层以及覆盖该第Μ介电层的第Μ线路层，其中Μ为大于2的正整数； 形成第Μ贯孔，该第Μ贯孔贯穿该第二同心圆图案由中心向外第一个同心圆的内径正投影至该多层电路板的该第一至该第Μ堆叠层以及该核心层的区域； 形成第Μ+1堆叠层于该第Μ堆叠层上，该第Μ+1堆叠层包括第Μ+1介电层以及覆盖该第Μ+1介电层的第Μ+1线路层；以及 形成第Μ+1贯孔，该第Μ+1贯孔贯穿该第二同心圆图案由中心向外第二个同心圆的内径正投影至至该多层电路板的该第一至该第Μ+1堆叠层及该核心层的区域。
14.如权利要求13所述的多层电路板的制作方法，还包括: 形成该第Μ贯孔后，以该第Μ贯孔为对位标靶图案化该第Μ线路层；以及 形成该第Μ+1贯孔后，以该第Μ+1贯孔为对位标靶图案化该第Μ+1线路层。
15.如权利要求13所述的多层电路板的制作方法，还包括: 形成该第Μ贯孔后，以该第Μ贯孔为对位标靶各形成第Μ导通孔于该第Μ堆叠层上；以及 形成该第Μ+1贯孔后，以该第Μ+1贯孔为对位标靶形成第Μ+1导通孔于该第Μ+1堆叠层上，该第Μ+1导通孔连接该第Μ导通孔。
16.如权利要求13所述的多层电路板的制作方法，其中Μ实质上等于或大于5。
【文档编号】H05K3/46GK104427794SQ201310409639
【公开日】2015年3月18日 申请日期:2013年9月10日 优先权日:2013年9月10日
【发明者】黄培彰, 余丞博, 黄瀚霈, 林爱华 申请人:欣兴电子股份有限公司