区和漏区，因此所述源区和漏区之间的距离能够得到精确控制，则源区和漏区之间的沟道区长度也能够得到精确控制，则所形成的晶体管性能稳定、可靠性提高。
[0075]形成栅极层201b和掩膜层202a的工艺包括:在所述初始掩膜层202表面形成图形化层，所述图形化层定义了所需形成的栅极层201b的形状和位置；以所述图形化层为掩膜，刻蚀所述初始掩膜层202和初始栅极层201a，形成栅极层201b和掩膜层202a。形成所述初始掩膜层202和初始栅极层201a的刻蚀工艺与前述形成初始栅极层201a的刻蚀工艺相同，在此不做赘述。
[0076]后续形成的侧墙位于所述保护层204表面以及栅极层201b的第二侧壁222表面。之后，在所述侧墙和栅极层201b第二侧壁222两侧的鳍部211内形成应力层。在本实施例中，所述第一区域I和第二区域II所形成的应力层材料不同。
[0077]请参考图11和图12，图12是图11沿BB’方向的剖面结构示意图，在所述隔离层212表面、栅极层201b的侧壁表面、保护层204表面以及掩膜层202a表面形成侧墙膜205。
[0078]所述侧墙膜205用于形成侧墙，所述侧墙用于定义源区或漏区到所述栅极层201b的距离。所述侧墙膜205的材料为SiN、S1N, S1CN, S1BN中的一种或多种组合；所述侧墙膜205的厚度为20埃?200埃；所述侧墙膜205的形成工艺为原子层沉积工艺、化学气相沉积工艺或热炉工艺。
[0079]请参考图13，回刻蚀所述第一区域I的侧墙膜205 (如图11和图12所示)，在第一区域I的保护层204表面以及栅极层201b的侧壁表面形成侧墙205a ;在第一区域I的侧墙205a和栅极层201b两侧的鳍部211内形成应力层206。
[0080]在本实施例中，所述侧墙205a位于保护层204表面和第二侧壁222表面。在回刻蚀所述第一区域I的侧墙膜205之前，在第二区域II的侧墙膜205表面形成图形化层(未示出)，所述图形化层作为在第一区域I形成侧墙205a以及应力层206的掩膜。在本实施例中，所述图形化层为光刻胶层，所述光刻胶层的形成工艺包括:在侧墙膜205表面涂布光刻胶膜；采用曝光显影工艺图形化所述光刻胶膜，并暴露出第一区域I的侧墙膜205，形成光刻胶层。
[0081]在形成所述图形化层之后，对所述第一区域I的侧墙膜205进行回刻蚀，所述回刻蚀工艺进行至暴露出鳍部211的侧壁和顶部表面、以及隔离层212表面为止。在另一实施例中，所述鳍部211和隔离层212表面具有栅介质层203覆盖时，所述回刻蚀工艺进行至暴露出所述栅介质层203表面为止，所述栅介质层203能够用于保护所述鳍部211的表面。
[0082]在所述回刻蚀工艺之后，暴露出侧墙205a和栅极层201两侧的鳍部211表面，则能够在所述栅极层201两侧暴露出的鳍部211内形成应力层206，所述应力层206用于提高鳍部211内的沟道区应力，以提高沟道区的载流子迁移率。所述应力层206的形成工艺包括:在所述侧墙205a和栅极层201b两侧的鳍部211内形成第一开口 ；采用选择性外延沉积工艺在所述第一开口内形成应力层206。
[0083]在本实施例中，所述第一区域I用于形成PMOS晶体管，因此，第一区域I形成的应力层206材料为硅锗，且所述应力层内需要掺杂P型离子可以形成源区和漏区。
[0084]在本实施例中，所述第一区域I的第一开口的侧壁与鳍部211的顶部表面呈“ Σ "(Sigma,西格玛)形，所述第一区域I的第一开口侧壁具有顶角，所述顶角向栅极层201底部的鳍部211内延伸。所述第一区域I的第一开口形成工艺包括:采用各向异性的干法刻蚀工艺在栅极层201和侧墙205a两侧的鳍部211内形成开口，所述开口侧壁相对于鳍部211的顶部表面垂直；在所述各向异性的干法刻蚀工艺之后，采用各向异性的湿法刻蚀工艺刻蚀所述开口的侧壁和底部，形成第一开口，使形成的第一开口侧壁与鳍部211的顶部表面呈“ Σ ”形。在本实施例中，所述鳍部211顶部表面晶向为〈100〉或〈110〉，而所述各向异性的湿法刻蚀速率在垂直以及平行于鳍部211顶部表面的方向上较快，而在晶向〈111〉的方向上刻蚀速率最慢，因此，能够使所形成的开口侧壁与衬底200表面呈“ Σ ”形。
[0085]在第一区域I的应力层206材料为硅锗，所述应力层206的形成工艺为选择性外延沉积工艺。在一实施例中，在采用所述选择性外延沉积工艺形成应力层206时，还能够以原位掺杂工艺在应力层206内掺杂P型离子。在另一实施例中，在形成应力层206之后，采用离子注入工艺在所述栅极层201两侧的应力层206和部分鳍部211内形成源区和漏区，所注入的掺杂离子为P型离子。
[0086]在本实施例中，由于所述栅极层201的第一侧壁表面具有保护层204覆盖，且所述保护层204顶部和栅极层201b顶部具有掩膜层202a覆盖，因此，在形成所述侧墙205a的回刻蚀工艺中，所形成侧墙205a至多仅能够暴露出所述保护层204表面，从而在形成所述应力层206的过程中，能够避免在所述栅极层201b的表面形成外延颗粒，从而保证了栅极层201b的形貌依旧优良。
[0087]请参考图14，回刻蚀所述第二区域II的侧墙膜205 (如图11和图12所示)，在第二区域II的保护层204表面以及栅极层201b的侧壁表面形成侧墙205a ;在第二区域II的侧墙205a和栅极层201两侧的鳍部211内形成应力层206。
[0088]在回刻蚀所述第二区域II的侧墙膜205之前，在第一区域I的侧墙膜205表面形成图形化层(未示出)，所述图形化层作为在第二区域II形成侧墙205a以及应力层206的掩膜。在本实施例中，所述图形化层为光刻胶层，所述光刻胶层的形成工艺与图13的相关说明相同，在此不作赘述。
[0089]在形成所述图形化层之后，对所述第二区域II的侧墙膜205进行回刻蚀，所述回刻蚀工艺为各向异性的干法刻蚀工艺，所述回刻蚀工艺进行至暴露出鳍部211的侧壁和顶部表面、以及隔离层212表面为止。在另一实施例中，所述鳍部211和隔离层212表面具有栅介质层203覆盖时，所述回刻蚀工艺进行至暴露出所述栅介质层203表面为止，所述栅介质层203能够用于保护所述鳍部211的表面。
[0090]在所述回刻蚀工艺之后，暴露出侧墙205a和栅极层201两侧的鳍部211表面，则能够在所述栅极层201两侧暴露出的鳍部211内形成应力层206，所述应力层206用于提高鳍部211内的沟道区应力，以提高沟道区的载流子迁移率。所述应力层206的形成工艺包括:在所述侧墙205a和栅极层201两侧的衬底200内形成第一开口 ；采用选择性外延沉积工艺在所述第一开口内形成应力层206。
[0091]在本实施例中，所述第二区域II用于形成NMOS晶体管，因此，第二区域IE形成的应力层206材料为碳化硅，且所述应力层内需要掺杂N型离子可以形成源区和漏区。由于NMOS晶体管的载流子为电子，而电子具有较强的电迁移能力，因此，在所述第二区域II的第一开口的侧壁垂直于鳍部211的顶部表面。在所述第二区域II的第一开口形成工艺包括为各向异性的干法刻蚀工艺。
[0092]在第二区域II的应力层206材料为碳化硅。在一实施例中，在采用所述选择性外延沉积工艺形成应力层206时，以原位掺杂工艺在应力层206内掺杂N型离子。在另一实施例中，在形成应力层206之后，采用离子注入工艺在所述栅极层201两侧的应力层206和部分鳍部211内形成源区和漏区，所注入的掺杂离子为N型离子。
[0093]在一实施例中，在形成所述应力层206之后，在所述衬底200表面形成介质层，所述介质层的表面齐平于或高于所述栅极层2b01的顶部表面；去除所述掩膜层202a和栅极层201b,并暴露出衬底200表面,在所述介质层内形成第二开口 ；在所述第二开口底部的侧壁表面形成高K栅介质层；在所述高K栅介质层表面形成填充满所述第二开口的金属栅。
[0094]图15至图18是本发明另一实施例的晶体管的形成过程的剖面结构示意图。
[0095]请参考图15，在图4的基础上以所述初始掩膜层202为掩膜，刻蚀部分栅极膜201，在所述栅极膜201内形成栅极沟槽207。图15与图4的剖面方向一致。
[0096]形成所述栅极沟槽207的工艺为干法刻蚀工艺、湿法刻蚀工艺、或干法刻蚀工艺和湿法刻蚀工艺组合进行。所形成的栅极沟槽207的侧壁用于形成保护层，则所形成的保护层能够仅覆盖于后续形成的栅极层靠近顶部的部分侧壁表面。在本实施例中，所述栅极沟槽207平行于鳍部211长度方向的侧壁为后续所形成栅极层第一侧壁的一部分。其中，所述栅极沟槽207沿鳍部211长度方向的长度、大于后续形成的栅极层沿鳍部211长度方向的长度。
[0097]请参考图16，对所述栅极沟槽207的侧壁进行减薄，使所述栅极沟槽207的侧壁相对于初始掩膜层202的侧壁凹陷。
[0098]对所述初始栅极层201a的侧壁进行减薄的厚度为20埃?200埃。对所述栅极沟槽207侧壁进行减薄的工艺为各向同性的刻蚀工艺，所述各向同性的刻蚀工艺为干法刻蚀工艺或湿法刻蚀工艺；所述各向同性的干法刻蚀工艺或湿法刻蚀工艺与前述图7