省略说明。
[0098] 在本实施方式中，如图19所示，耗尽化抑制层6的厚度在远离沟槽7的地方厚，具有 多余的厚度地形成。即，将耗尽化抑制层6的厚度在面内设为两个阶段，在耗尽化抑制层6的 与沟槽7相接的部分，设为与实施方式1同样的厚度，在远离沟槽7的部分设为更厚。此处，厚 度既可以具有多个阶段而阶段性地变化，也可以不按照阶段而逐渐地变化。在厚度阶段性 地变化的情况下，能够使用多个掩模，通过多次的离子注入形成厚度部分地不同的η型的 层。在厚度不按照阶段而逐渐变化的情况下，通过使用带有倾斜的抗蚀剂掩模等，并通过离 子注入来注入η型杂质，能够形成具有与掩模形状对应的深度的耗尽化抑制层6。
[0099] 根据本实施方式，在沟槽7的周边，与实施方式1同样地，通过设置耗尽化抑制层6， 能够抑制从体区域5起的耗尽层来降低导通电阻，并且通过将耗尽化抑制层6的厚度设为必 要最小限度的厚度，能够将沟槽7形成得较浅，所以能够提高耐压，能够改善导通电阻和耐 压的权衡关系。
[0100] 另一方面，在更远离沟槽7的区域、例如在体接触区域4正下方的区域等中，增大耗 尽化抑制层6的厚度，所以能够与以往的电流扩散层同样地，增大导通电流向横向的扩散， 进一步降低导通电阻。
[0101] 另外，本发明能够在发明的范围内自由地组合各实施方式，将各实施方式适当地 变形、省略。
【主权项】
1. 一种碳化硅半导体装置，其特征在于，具备： 第一导电类型的漂移层，由碳化硅半导体构成； 第一导电类型的耗尽化抑制层，形成于所述漂移层的上部，第一导电类型的杂质浓度 比所述漂移层高； 第二导电类型的体区域，形成于所述耗尽化抑制层的上部； 沟槽，贯通所述体区域和所述耗尽化抑制层而到达所述漂移层；以及 栅极绝缘膜，沿着所述沟槽的底面以及侧面而形成， 所述耗尽化抑制层的厚度是0.06μπι以上并且是0.31μπι以下。2. -种碳化硅半导体装置，其特征在于，具备： 第一导电类型的漂移层，由碳化硅半导体构成； 第一导电类型的耗尽化抑制层，形成于所述漂移层的上部，第一导电类型的杂质浓度 比所述漂移层高； 第二导电类型的体区域，形成于所述耗尽化抑制层的上部； 沟槽，贯通所述体区域和所述耗尽化抑制层而到达所述漂移层；以及 栅极绝缘膜，沿着所述沟槽的底面以及侧面而形成， 所述耗尽化抑制层的厚度是根据所述体区域的第二导电类型的杂质浓度和所述耗尽 化抑制层的第一导电类型的杂质浓度计算的所述耗尽化抑制层侧的耗尽层的厚度的100% 以上并且130%以下。3. -种碳化硅半导体装置，其特征在于，具备： 第一导电类型的漂移层，由碳化硅半导体构成； 第一导电类型的耗尽化抑制层，形成于所述漂移层的上部，第一导电类型的杂质浓度 比所述漂移层高； 第二导电类型的体区域，形成于所述耗尽化抑制层的上部； 沟槽，贯通所述体区域和所述耗尽化抑制层而到达所述漂移层；以及 栅极绝缘膜，沿着所述沟槽的底面以及侧面而形成， 所述耗尽化抑制层与所述沟槽底部的距离是从所述漂移层的表面起的所述沟槽的深 度的26%以下。4. 一种碳化硅半导体装置，其特征在于，具备： 第一导电类型的漂移层，由碳化硅半导体构成； 第一导电类型的耗尽化抑制层，形成于所述漂移层的上部，第一导电类型的杂质浓度 比所述漂移层高； 第二导电类型的体区域，形成于所述耗尽化抑制层的上部； 沟槽，贯通所述体区域而到达所述漂移层；以及 栅极绝缘膜，沿着所述沟槽的底面以及侧面而形成， 所述耗尽化抑制层是在所述漂移层的上部离开所述沟槽而形成的。5. -种碳化硅半导体装置，其特征在于，具备： 第一导电类型的漂移层，由碳化硅半导体构成； 第一导电类型的耗尽化抑制层，形成于所述漂移层的上部，第一导电类型的杂质浓度 比所述漂移层高； 第二导电类型的体区域，形成于所述耗尽化抑制层的上部； 沟槽，贯通所述体区域而到达所述漂移层；以及 栅极绝缘膜，沿着所述沟槽的底面以及侧面而形成， 所述耗尽化抑制层是在所述体区域下部隔开间隔而形成的。6. -种碳化硅半导体装置，其特征在于，具备： 第一导电类型的漂移层，由碳化硅半导体构成； 第一导电类型的耗尽化抑制层，形成于所述漂移层的上部，第一导电类型的杂质浓度 比所述漂移层高； 第二导电类型的体区域，形成于所述耗尽化抑制层的上部； 沟槽，贯通所述体区域和所述耗尽化抑制层而到达所述漂移层；以及 栅极绝缘膜，沿着所述沟槽的底面以及侧面而形成， 所述耗尽化抑制层在所述漂移层的上部与所述沟槽相接地延伸，随着从所述沟槽离开 而膜厚变厚。7. 根据权利要求6所述的碳化硅半导体装置，其特征在于， 随着从所述沟槽离开，所述耗尽化抑制层的膜厚阶段性地变厚。8. 根据权利要求1至7中的任意一项所述的碳化硅半导体装置，其特征在于， 所述耗尽化抑制层中的第一导电类型的杂质浓度是2.0X1017~5.0X1017cnf 3。9. 一种碳化硅半导体装置，其特征在于，具备： 第一导电类型的漂移层，由碳化硅半导体构成； 第一导电类型的耗尽化抑制层，形成于所述漂移层的上部，第一导电类型的杂质浓度 比所述漂移层高； 第二导电类型的体区域，形成于所述耗尽化抑制层的上部； 沟槽，贯通所述体区域和所述耗尽化抑制层而到达所述漂移层；以及 栅极绝缘膜，沿着所述沟槽的底面以及侧面而形成， 所述耗尽化抑制层在所述漂移层的上部与所述沟槽相接地延伸，随着从所述沟槽离 开，第一导电类型的杂质浓度变高。10. 根据权利要求9所述的碳化硅半导体装置，其特征在于， 随着从所述沟槽离开，所述耗尽化抑制层的第一导电类型的杂质浓度阶段性地变高。11. 根据权利要求1至10中的任意一项所述的碳化硅半导体装置，其特征在于， 具备第二导电类型的保护扩散层，该第二导电类型的保护扩散层形成于所述沟槽下部 的所述漂移层内。12. 根据权利要求11所述的碳化硅半导体装置，其特征在于， 所述保护扩散层的上端与所述耗尽化抑制层的下端的距离是从所述漂移层的表面至 所述保护扩散层的上端为止的距离的26%以下。13. 根据权利要求1至12中的任意一项所述的碳化硅半导体装置，其特征在于， 所述体区域中的第二导电类型的杂质浓度是1 .〇 X 1〇14~1 .〇 X l〇18cnf3。14. 一种碳化硅半导体装置的制造方法，其特征在于，具备： 准备形成有由碳化硅半导体构成的第一导电类型的漂移层的碳化硅基板的工序； 在所述漂移层的上部形成第一导电类型的杂质浓度比所述漂移层高的第一导电类型 的耗尽化抑制层的工序； 在所述耗尽化抑制层的上部形成第二导电类型的体区域的工序； 形成贯通所述体区域和所述耗尽化抑制层而到达所述漂移层的沟槽的工序；以及 沿着所述沟槽的底面以及侧面而形成栅极绝缘膜的工序， 在形成所述漂移层的工序中，以使所述耗尽化抑制层与所述沟槽底部的距离成为从所 述漂移层的表面起的所述沟槽的深度的26%以下的方式来进行。
【专利摘要】提供一种能够缓和在沟槽下部形成的保护扩散层中的电场的碳化硅半导体装置。碳化硅半导体装置(100)具备：第一导电类型的漂移层(2a)；在半导体层(2)内的上部形成的第一导电类型的源极区域(4)；贯通源极区域(4)以及基极区域(3)而形成的活性沟槽(5a)；在活性沟槽(5a)的周围形成的终端沟槽(5b)；在活性沟槽(5a)的底面以及侧面形成的栅极绝缘膜(6)；隔着栅极绝缘膜(6)埋在活性沟槽(5a)内而形成的栅电极(7)；形成于活性沟槽(5a)的下部的、第二导电类型的杂质浓度为第一杂质浓度的第二导电类型的保护扩散层(13)；以及形成于终端沟槽(5b)的下部的、第二导电类型的杂质浓度为比第一杂质浓度低的第二杂质浓度的第二导电类型的终端扩散层(16)。
【IPC分类】H01L21/336, H01L29/78, H01L29/12, H01L21/265
【公开号】CN105593997
【申请号】CN201480054456
【发明人】田中梨菜, 香川泰宏, 三浦成久, 阿部雄次, 福井裕, 富永贵亮
【申请人】三菱电机株式会社
【公开日】2016年5月18日
【申请日】2014年6月13日
【公告号】US20160211334, WO2015049815A1