半导体电路、显示装置及具有该显示装置的电子设备的制作方法

专利名称：半导体电路、显示装置及具有该显示装置的电子设备的制作方法
技术领域：
本发明涉及一种半导体电路。特别地，涉及一种用晶体管构成的半导体电路。另外，还涉及一种具有半导体电路的显示装置以及具有该显示装置的电子设备。
再者，这样的半导体电路全部指的是利用半导体特性的功能性电路。
背景技术：
在显示装置的驱动电路中，输入控制晶体管工作时序的信号的半导体电路可用于各种各样的半导体装置中。
再者，本说明书中的半导体装置全部都是指利用半导体特性的功能性装置，并且电光学装置、电子设备全都是半导体装置。
图23中示出了构成移位寄存器电路、闩锁电路的现有半导体电路的结构示例(例如，参照专利文献1)。该图23中所示的半导体电路是由第一钟控倒相器(clocked inverter)CKINV1、第二钟控倒相器CKINV2和倒相器电路INV构成的。
从外部向第一钟控倒相器CKINV1的输入端子输入输入信号IN，CKINV1的输出端子连接于倒相器INV的输入端子以及第二钟控倒相器CKINV2的输出端子上。第二钟控倒相器CKINV2的输入端子连接于倒相器INV的输出端子上。
如果向输入端子输入输入信号IN，则与时序控制信号TP及其极性反相的反相时序控制信号TPB相同步地从输出端子输出输出信号OUT1，其中时序控制信号TP及其极性反相的反相时序控制信号TPB分别输入第一钟控倒相器CKINV1及第二钟控倒相器CKINV2。
在图24中，示出了分别用晶体管标记出构成图23中所示半导体电路结构的第一钟控倒相器CKINV1、第二钟控倒相器CKINV2及倒相器电路INV的电路图。构成图24中所示的半导体电路的晶体管如下第一钟控倒相器CKINV1中用4个、第二钟控倒相器CKIN2中用4个、倒相器INV中用2个，共计10个。
在驱动电路的移位寄存器电路、闩锁电路中，图24的半导体电路被设计成多级，或者输出使输入信号移位半周期的量的信号，或者执行已输入的信号的保持和取入。
专利文献1特开平8-161896号公报构成现有移位寄存器电路、闩锁电路的图23、图24的半导体电路的结构是使用2个钟控倒相器和1个倒相器而形成的，晶体管的总数如图24中所示共计10个。
由于上述半导体电路采用多级构成移位寄存器电路、闩锁电路，因此用于制造移位寄存器电路及闩锁电路的晶体管数量与半导体电路的晶体管数量成比例地增加。因此，在有源矩阵型显示装置中，由于伴随着像素部列和行的增加而导致晶体管数量增加，使驱动电路的布局面积增大。此外，伴随着构成的晶体管数量的增加，也存在因晶体管的产品质量参差不齐而导致成品率变低这样的问题。

发明内容
由此，构成现有移位寄存器电路、闩锁电路的半导体电路产生了在结构上布局面积增大、成品率变低等问题。本发明就是为了解决上述诸多问题而提出的，其提供了能解决上述问题的半导体电路以及显示装置和具有该显示装置的电子设备。
为了解决上述诸多问题，在本发明中，提供了这样一种半导体电路，其通过替代了在图23、图24的半导体电路内晶体管数量占8个的2个钟控倒相器，而使用n沟道型晶体管和p沟道型晶体管，就能够削减晶体管数量。
更具体来讲，本发明的半导体电路包括第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管、倒相器电路，该半导体电路包括输入第一输入信号的所述第一n沟道型晶体管的栅极端子及所述第一p沟道型晶体管的栅极端子；输入时序控制信号的所述第一n沟道型晶体管的第一端子；输入反相时序控制信号的所述第一p沟道型晶体管的第一端子；和相互电连接的所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子，其中所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子电连接于所述倒相器电路的输入端子上，该半导体电路还包括输入从所述倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时序控制信号的所述第二p沟道型晶体管的第一端子；输入所述反相时序控制信号的所述第二n沟道型晶体管的第一端子；和相互电连接的所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子，其中所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子电连接于所述倒相器电路的输入端子上。
此外，本发明的另一半导体电路包括第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管和倒相器电路，该半导体电路包括输入第一输入信号的所述第一n沟道型晶体管的栅极端子及所述第一p沟道型晶体管的栅极端子；输入时序控制信号的所述第一p沟道型晶体管的第一端子；输入反相时序控制信号的所述第一n沟道型晶体管的第一端子；以及相互电连接的所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子，其中所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子电连接于所述倒相器电路的输入端子上，该半导体电路还包括输入从所述倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时序控制信号的所述第二n沟道型晶体管的第一端子；输入所述反相时序控制信号的所述第二p沟道型晶体管的第一端子；和相互电连接的所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子，其中所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子电连接于所述倒相器电路的输入端子上。
此外，可以是本发明的时序控制信号是闩锁信号，反相时序控制信号是反相闩锁信号。
此外，可以是本发明的时序控制信号是时钟信号，反相时序控制信号是反相时钟信号。
此外，本发明的另一半导体电路包括第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管、第一倒相器电路、第三n沟道型晶体管、第三p沟道型晶体管、第四n沟道型晶体管、第四p沟道型晶体管和第二倒相器电路，该半导体电路包括输入第一输入信号的所述第一n沟道型晶体管的栅极端子及所述第一p沟道型晶体管的栅极端子；输入时钟信号的所述第一n沟道型晶体管的第一端子；输入反相时钟信号的所述第一p沟道型晶体管的第一端子；和相互电连接的所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子，其中所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子电连接于所述第一倒相器电路的输入端子上，该半导体电路还包括输入从所述第一倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时钟信号的所述第二p沟道型晶体管的第一端子；输入所述反相时钟信号的所述第二n沟道型晶体管的第一端子；和相互电连接的所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子，其中所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子电连接于所述第一倒相器电路的输入端子上，该半导体电路还包括输入所述第二输入信号的所述第三n沟道型晶体管的栅极端子及所述第三p沟道型晶体管的栅极端子；输入时钟信号的所述第三p沟道型晶体管的第一端子；输入反相时钟信号的所述第三n沟道型晶体管的第一端子；和相互电连接的所述第三n沟道型晶体管的第二端子及所述第三p沟道型晶体管的第二端子，其中所述第三n沟道型晶体管的第二端子及所述第三p沟道型晶体管的第二端子电连接于所述第二倒相器电路的输入端子上，该半导体电路还包括输入从所述第二倒相器电路的输出端子输出的第三信号的、所述第四n沟道型晶体管的栅极端子及所述第四p沟道型晶体管的栅极端子；输入所述时钟信号的所述第四n沟道型晶体管的第一端子；输入所述反相时钟信号的所述第四p沟道型晶体管的第一端子；和相互电连接的所述第四n沟道型晶体管的第二端子及所述第四p沟道型晶体管的第二端子，其中所述第四n沟道型晶体管的第二端子及所述第四p沟道型晶体管的第二端子电连接于所述第二倒相器电路的输入端子。
此外，本发明另一半导体电路包括第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管、第一倒相器电路、第三n沟道型晶体管、第三p沟道型晶体管、第四n沟道型晶体管、第四p沟道型晶体管和第二倒相器，该半导体电路包括输入第一输入信号的所述第一n沟道型晶体管的栅极端子及所述第一p沟道型晶体管的栅极端子；输入时钟信号的所述第一p沟道型晶体管的第一端子；输入反相时钟信号的所述第一n沟道型晶体管的第一端子；和相互电连接的所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子，其中所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子电连接于所述第一倒相器电路的输入端子上，该半导体电路还包括输入从所述第一倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时钟信号的所述第二n沟道型晶体管的第一端子；输入所述反相时钟信号的所述第二p沟道型晶体管的第一端子；和相互电连接的所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子，其中所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子电连接于所述第一倒相器电路的输入端子上，该半导体电路还包括输入所述第二输入信号的所述第三n沟道型晶体管的栅极端子及所述第三p沟道型晶体管的栅极端子；输入时钟信号的所述第三n沟道型晶体管的第一端子；输入反相时钟信号的所述第三p沟道型晶体管的第一端子；和相互电连接的所述第三n沟道型晶体管的第二端子及所述第三p沟道型晶体管的第二端子，其中所述第三n沟道型晶体管的第二端子及所述第三p沟道型晶体管的第二端子电连接于所述第二倒相器电路的输入端子上，该半导体电路还包括输入从所述第二倒相器电路的输出端子输出的第三信号的、所述第四n沟道型晶体管的栅极端子及所述第四p沟道型晶体管的栅极端子；输入所述时钟信号的所述第四p沟道型晶体管的第一端子；输入所述反相时钟信号的所述第四n沟道型晶体管的第一端子；和相互电连接的所述第四n沟道型晶体管的第二端子及所述第四p沟道型晶体管的第二端子，其中所述第四n沟道型晶体管的第二端子及所述第四p沟道型晶体管的第二端子电连接于所述第二倒相器电路的输入端子上。
此外，本发明的n沟道型晶体管及p沟道型晶体管也可以是由形成于玻璃衬底上的薄膜晶体管构成的。
此外，本发明的n沟道型晶体管及p沟道型晶体管也可以是在单晶衬底上形成的。
此外，本发明可以提供一种显示装置，其能替代现有技术的图23、图24的半导体电路内晶体管数量占8个的2个钟控倒相器，使用n沟道型晶体管和p沟道型晶体管，而削减了晶体管的数量。
更具体而言，本发明的显示装置具有栅极驱动器、源极驱动器以及连接于所述栅极驱动器、所述源极驱动器上的像素部，其中所述源极驱动器包含移位寄存器电路和闩锁电路，所述栅极驱动器包含移位寄存器电路，所述源极驱动器的移位寄存器电路和闩锁电路以及所述栅极驱动器的移位寄存器电路分别具有由第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管和倒相器电路构成的半导体电路，所述半导体电路包括输入第一输入信号的所述第一n沟道型晶体管的栅极端子及所述第一p沟道型晶体管的栅极端子；输入时序控制信号的所述第一n沟道型晶体管的第一端子；输入反相时序控制信号的所述第一p沟道型晶体管的第一端子；和相互电连接的所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子，其中所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子电连接于所述倒相器电路的输入端子上，所述半导体电路还包括输入从所述倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时序控制信号的所述第二p沟道型晶体管的第一端子；输入所述反相时序控制信号的所述第二n沟道型晶体管的第一端子；和相互电连接的所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子，其中所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子电连接于所述倒相器电路的输入端子上。
此外，本发明的另一显示装置具有栅极驱动器、源极驱动器以及连接于所述栅极驱动器、所述源极驱动器上的像素部，其中所述源极驱动器包含移位寄存器电路和闩锁电路，所述栅极驱动器包含移位寄存器电路，所述源极驱动器的移位寄存器电路以及所述栅极驱动器的移位寄存器电路分别具有由第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管和倒相器电路构成的半导体电路，所述半导体电路包括输入第一输入信号的所述第一n沟道型晶体管的栅极端子及所述第一p沟道型晶体管的栅极端子；输入时序控制信号的所述第一p沟道型晶体管的第一端子；输入反相时序控制信号的所述第一n沟道型晶体管的第一端子；和相互电连接的所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子，其中所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子电连接于所述倒相器电路的输入端子上，所述半导体电路还包括输入从所述倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时序控制信号的所述第二n沟道型晶体管的第一端子；输入所述反相时序控制信号的所述第二p沟道型晶体管的第一端子；和相互电连接的所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子，其中所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子电连接于所述倒相器电路的输入端子上。
此外，本发明的另一显示装置具有栅极驱动器、源极驱动器以及连接于所述栅极驱动器、所述源极驱动器上的像素部，其中所述源极驱动器包含移位寄存器电路和闩锁电路，所述栅极驱动器包含移位寄存器电路，所述源极驱动器的移位寄存器电路以及所述栅极驱动器的移位寄存器电路分别具有由第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管、第一倒相器电路、第三n沟道型晶体管、第三p沟道型晶体管、第四n沟道型晶体管、第四p沟道型晶体管和第二倒相器电路构成的多级半导体电路，所述半导体电路包括输入从所述第一倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时钟信号的所述第二p沟道型晶体管的第一端子；输入所述反相时钟信号的所述第二n沟道型晶体管的第一端子；和相互电连接的所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子，其中所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子电连接于所述第一倒相器电路的输入端子上，所述半导体电路还包括输入所述第二输入信号的所述第三n沟道型晶体管的栅极端子及所述第三p沟道型晶体管的栅极端子；输入时钟信号的所述第三p沟道型晶体管的第一端子；输入反相时钟信号的所述第三n沟道型晶体管的第一端子；和相互电连接的所述第三n沟道型晶体管的第二端子及所述第三p沟道型晶体管的第二端子，其中所述第三n沟道型晶体管的第二端子及所述第三p沟道型晶体管的第二端子电连接于所述第二倒相器电路的输入端子上，所述半导体电路还包括输入从所述第二倒相器电路的输出端子输出的第三信号的、所述第四n沟道型晶体管的栅极端子及所述第四p沟道型晶体管的栅极端子；输入所述时钟信号的所述第四n沟道型晶体管的第一端子；输入所述反相时钟信号的所述第四p沟道型晶体管的第一端子；和相互电连接的所述第四n沟道型晶体管的第二端子及所述第四p沟道型晶体管的第二端子，其中所述第四n沟道型晶体管的第二端子及所述第四p沟道型晶体管的第二端子电连接于所述第二倒相器电路的输入端子上。
此外，本发明的另一显示装置具有栅极驱动器、源极驱动器以及连接于所述栅极驱动器、所述源极驱动器上的像素部，其中所述源极驱动器包含移位寄存器电路和闩锁电路，所述栅极驱动器包含移位寄存器电路，所述源极驱动器的移位寄存器电路以及所述栅极驱动器的移位寄存器电路分别具有由第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管、第一倒相器电路、第三n沟道型晶体管、第三p沟道型晶体管、第四n沟道型晶体管、第四p沟道型晶体管和第二倒相器电路构成的多级半导体电路，所述半导体电路包括输入第一输入信号的所述第一n沟道型晶体管的栅极端子及所述第一p沟道型晶体管的栅极端子；输入时钟信号的所述第一p沟道型晶体管的第一端子；输入反相时钟信号的所述第一n沟道型晶体管的第一端子；和相互电连接的所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子，其中所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子电连接于所述第一倒相器电路的输入端子上，所述半导体电路还包括输入从所述第一倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时钟信号的所述第二n沟道型晶体管的第一端子；输入所述反相时钟信号的所述第二p沟道型晶体管的第一端子；和相互电连接的所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子，其中所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子电连接于所述第一倒相器电路的输入端子上，所述半导体电路还包括输入所述第二输入信号的所述第三n沟道型晶体管的栅极端子及所述第三p沟道型晶体管的栅极端子；输入时钟信号的所述第三n沟道型晶体管的第一端子；输入反相时钟信号的所述第三p沟道型晶体管的第一端子；和相互电连接的所述第三n沟道型晶体管的第二端子及所述第三p沟道型晶体管的第二端子，其中所述第三n沟道型晶体管的第二端子及所述第三p沟道型晶体管的第二端子电连接于所述第二倒相器电路的输入端子上，所述半导体电路还包括输入从所述第二倒相器电路的输出端子输出的第三信号的、所述第四n沟道型晶体管的栅极端子及所述第四p沟道型晶体管的栅极端子；输入所述时钟信号的第四p沟道型晶体管的第一端子；输入所述反相时钟信号的第四n沟道型晶体管的第一端子；和相互电连接的所述第四n沟道型晶体管的第二端子及所述第四p沟道型晶体管的第二端子，其中所述第四n沟道型晶体管的第二端子及所述第四p沟道型晶体管的第二端子电连接于所述第二倒相器电路的输入端子上。
此外，本发明的n沟道型晶体管及p沟道型晶体管也可以是由在玻璃衬底上形成的薄膜晶体管构成的。
此外，本发明的n沟道型晶体管及p沟道型晶体管也可以在单晶衬底上形成。
此外，本发明的显示装置也可以是采用液晶或OLED(EL)元件的显示装置。
此外，本发明可以提供一种显示装置，其能替代现有技术的图23、图24的半导体电路内晶体管数量占8个的2个钟控倒相器，使用n沟道型晶体管和p沟道型晶体管，削减了晶体管的数量。
更具体来说，本发明的一种电子设备具有显示面板，其配备栅极驱动器、源极驱动器以及连接于所述栅极驱动器、所述源极驱动器上的像素部，其中所述源极驱动器包含移位寄存器电路和闩锁电路，所述栅极驱动器包含移位寄存器电路，所述源极驱动器的移位寄存器电路和闩锁电路以及所述栅极驱动器的移位寄存器电路分别具有由第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管和倒相器电路构成的半导体电路，所述半导体电路包括输入第一输入信号的所述第一n沟道型晶体管的栅极端子及所述第一p沟道型晶体管的栅极端子；输入时序控制信号的所述第一n沟道型晶体管的第一端子；输入反相时序控制信号的所述第一p沟道型晶体管的第一端子；和相互电连接的所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子，其中所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子电连接于所述倒相器电路的输入端子上，所述半导体电路还包括输入从所述倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时序控制信号的所述第二p沟道型晶体管的第一端子；输入所述反相时序控制信号的所述第二n沟道型晶体管的第一端子；和相互电连接的所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子，其中所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子电连接于所述倒相器电路的输入端子上。
此外，本发明的另一电子设备具有显示面板，其配备栅极驱动器、源极驱动器以及连接于所述栅极驱动器、所述源极驱动器上的像素部，其中所述源极驱动器包含移位寄存器电路和闩锁电路，所述栅极驱动器包含移位寄存器电路，所述源极驱动器的移位寄存器电路以及所述栅极驱动器的移位寄存器电路分别具有由第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管和倒相器电路构成的半导体电路，所述半导体电路包括输入第一输入信号的所述第一n沟道型晶体管的栅极端子及所述第一p沟道型晶体管的栅极端子；输入时序控制信号的所述第一p沟道型晶体管的第一端子；输入反相时序控制信号的所述第一n沟道型晶体管的第一端子；和相互电连接的所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子，其中所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子电连接于所述倒相器电路的输入端子上，所述半导体电路还包括输入从所述倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时序控制信号的所述第二n沟道型晶体管的第一端子；输入所述反相时序控制信号的所述第二p沟道型晶体管的第一端子；和相互电连接的所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子，其中所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子电连接于所述倒相器电路的输入端子上。
此外，本发明的另一电子设备具有显示面板，其配备栅极驱动器、源极驱动器以及连接于所述栅极驱动器、所述源极驱动器上的像素部，其中所述源极驱动器包含移位寄存器电路和闩锁电路，所述栅极驱动器包含移位寄存器电路，所述源极驱动器的移位寄存器电路以及所述栅极驱动器的移位寄存器电路分别具有由第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管、第一倒相器电路、第三n沟道型晶体管、第三p沟道型晶体管、第四n沟道型晶体管、第四p沟道型晶体管和第二倒相器电路构成的多级半导体电路，所述半导体电路包括输入第一输入信号的所述第一n沟道型晶体管的栅极端子及所述第一p沟道型晶体管的栅极端子；输入时钟信号的所述第一n沟道型晶体管的第一端子；输入反相时钟信号的所述第一p沟道型晶体管的第一端子；和相互电连接的所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子，其中所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子电连接于所述第一倒相器电路的输入端子上，所述半导体电路还包括输入从所述第一倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时钟信号的所述第二p沟道型晶体管的第一端子；输入所述反相时钟信号的所述第二n沟道型晶体管的第一端子；和相互电连接的所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子，其中所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子电连接于所述第一倒相器电路的输入端子上，所述半导体电路还包括输入所述第二输入信号的所述第三n沟道型晶体管的栅极端子及所述第三p沟道型晶体管的栅极端子；输入时钟信号的所述第三p沟道型晶体管的第一端子；输入反相时钟信号的所述第三n沟道型晶体管的第一端子；和相互电连接的所述第三n沟道型晶体管的第二端子及所述第三p沟道型晶体管的第二端子，其中所述第三n沟道型晶体管的第二端子及所述第三p沟道型晶体管的第二端子电连接于所述第二倒相器电路的输入端子上，所述半导体电路还包括输入从所述第二倒相器电路的输出端子输出的第三信号的、所述第四n沟道型晶体管的栅极端子及所述第四p沟道型晶体管的栅极端子；输入所述时钟信号的所述第四n沟道型晶体管的第一端子；输入所述反相时钟信号的所述第四p沟道型晶体管的第一端子；和相互电连接的所述第四n沟道型晶体管的第二端子及所述第四p沟道型晶体管的第二端子，其中所述第四n沟道型晶体管的第二端子及所述第四p沟道型晶体管的第二端子电连接于所述第二倒相器的输入端子上。
此外，本发明的另一电子设备具有显示面板，其配备栅极驱动器、源极驱动器以及连接于所述栅极驱动器、所述源极驱动器上的像素部，其中所述源极驱动器包含移位寄存器电路和闩锁电路，所述栅极驱动器包含移位寄存器电路，所述源极驱动器的移位寄存器电路以及所述栅极驱动器的移位寄存器电路分别具有由第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管、第一倒相器电路、第三n沟道型晶体管、第三p沟道型晶体管、第四n沟道型晶体管、第四p沟道型晶体管和第二倒相器电路构成的多级半导体电路，所述半导体电路包括输入第一输入信号的所述第一n沟道型晶体管的栅极端子及所述第一p沟道型晶体管的栅极端子；输入时钟信号的所述第一p沟道型晶体管的第一端子；输入反相时钟信号的所述第一n沟道型晶体管的第一端子；和相互电连接的所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子，其中所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子电连接于所述第一倒相器电路的输入端子上，所述半导体电路还包括输入从所述第一倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时钟信号的所述第二n沟道型晶体管的第一端子；输入所述反相时钟信号的所述第二p沟道型晶体管的第一端子；和相互电连接的所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子，其中所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子电连接于所述第一倒相器电路的输入端子上，所述半导体电路还包括输入所述第二输入信号的所述第三n沟道型晶体管的栅极端子及所述第三p沟道型晶体管的栅极端子；输入时钟信号的所述第三n沟道型晶体管的第一端子；输入反相时钟信号的所述第三p沟道型晶体管的第一端子；和相互电连接的所述第三n沟道型晶体管的第二端子及所述第三p沟道型晶体管的第二端子，其中所述第三n沟道型晶体管的第二端子及所述第三p沟道型晶体管的第二端子电连接于所述第二倒相器电路的输入端子上，所述半导体电路还包括输入从所述第二倒相器电路的输出端子输出的第三信号的、所述第四n沟道型晶体管的栅极端子及所述第四p沟道型晶体管的栅极端子；输入所述时钟信号的所述第四p沟道晶体管的第一端子；输入所述反相时钟信号的所述第四n沟道型晶体管的第一端子；和相互电连接的所述第四n沟道型晶体管的第二端子及所述第四p沟道型晶体管的第二端子，其中所述第四n沟道型晶体管的第二端子及所述第四p沟道型晶体管的第二端子电连接于所述第二倒相器电路的输入端子上。
此外，还提供了一种上述显示面板采用液晶或OLED(EL)元件的电子设备。
此外，本发明的电子设备为电视接收机、摄像机、数字照相机、护目镜式显示器、导航系统、声音再生装置、计算机、游戏机、移动电脑、便携式电话、便携式游戏机、电子图书、图像再生装置。
通过本发明，可以使构成半导体电路的晶体管数量从10个减少到6个，并可以缩小布局面积。此外，在多级采用像移位寄存器电路、闩锁电路这样的半导体电路的情况下，使用本发明的半导体电路是特别有效的，从而抑制了制造晶体管时性能的参差不齐，并且可以预见到成品率的升高。
此外，在使用本发明的半导体电路的显示装置中，通过使构成半导体电路的晶体管数量从10个减少到6个，从而可以实现伴随着像素部的大面积化的外围电路的布局面积缩小。此外，在和像素部的晶体管一体地形成于衬底上的情况下，当在外围电路中应用本发明的半导体电路时，由于通过使构成半导体电路的晶体管数量从10个减少到6个，可以抑制晶体管性能的参差不齐，因而可以预见到成品率的升高。
此外，在使用本发明半导体电路的电子设备中，由于实现了显示部的布局面积的缩小，因而可以使电子设备小型化、轻型化。此外，能够制造出成品率高的产品，并且能够给顾客提供更廉价的商品。


图1是示出实施方式1的结构的电路图、时序图。
图2是示出实施例1的结构的电路图、时序图。
图3是示出实施例1的结构的电路图、时序图。
图4是实施例1的移位寄存器的电路图、波形的输出图。
图5是示出实施例2的结构的电路图、时序图。
图6是示出实施例2的结构的电路图、波形的输出图。
图7是实施例3的框图。
图8是实施例3的电路图。
图9是实施例3的时序图。
图10是实施例4的晶体管的制造工序的截面图。
图11是实施例4的晶体管的制造工序的截面图。
图12是实施例4的晶体管的制造工序的截面图。
图13是实施例5的液晶组件的截面图。
图14是实施例5的液晶组件的立体图。
图15是实施例6的OLED(EL)组件的立体图及截面图。
图16是实施例7的晶体管的截面图。
图17是示出应用本发明的电子设备的例子的图。
图18是示出应用本发明的电子设备的例子的图。
图19是示出应用本发明的电子设备的例子的图。
图20是示出应用本发明的电子设备的例子的图。
图21是示出应用本发明的电子设备的例子的图。
图22是示出应用本发明的电子设备的例子的图。
图23是示出现有技术例子的结构的电路图。
图24是示出现有技术例子的结构的电路图。
具体实施例方式
(实施方式1)在图1(a)中示出了根据本发明的半导体电路的一个实施方式。如图1(a)所示，将现有技术的半导体电路的第一钟控倒相器CKINV1和第二钟控倒相器CKINV2替换成由n沟道型晶体管和p沟道型晶体管构成的电路。在此，分别将n沟道型晶体管、p沟道型晶体管作为第一n沟道型晶体管201a、第一p沟道型晶体管201b以及第二n沟道型晶体管202a、第二p沟道型晶体管202b。此外，在本说明书中，将输入时序控制信号TP的作为第一n沟道型晶体管201a的源极或漏极的端子、以及作为第二p沟道型晶体管202b的源极或漏极的端子当作为第一端子。此外，将输入反相时序控制信号TPB的作为第一p沟道型晶体管201b的源极或漏极的端子、以及作为第二n沟道型晶体管202a的源极或漏极的端子当作为第一端子。此外，在各个晶体管中，将不输入时序控制信号或反相时序控制信号的另一方作为源极或漏极的端子作为第二端子。
此外，使第一n沟道型晶体管的第二端子和第一p沟道型晶体管的第二端子相互电连接。此外，使第二p沟道型晶体管202b的第二端子和第二n沟道型晶体管202a的第二端子相互电连接。
当向第一n沟道型晶体管201a的第一端子输入时序控制信号TP时，反相时序控制信号TPB被输入到第一p沟道型晶体管201b的第一端子中。另外，当向n沟道型晶体管201a的第一端子输入反相时序控制信号TPB时，时序控制信号TP被输入到第一p沟道型晶体管201b的第一端子中。
第一n沟道型晶体管201a的第二端子连接于第一p沟道型晶体管201b的第二端子上。第一n沟道型晶体管201a及第一p沟道型晶体管201b的栅极成为输入端子，第一n沟道型晶体管201a的第二端子及第一p沟道型晶体管201b的第二端子连接于倒相器INV的输入端子上。
在此，当向第一n沟道型晶体管201a的第一端子输入时序控制信号TP时，反相时序控制信号TPB被输入到第一n沟道型晶体管202a的第一端子中，时序控制信号TP被输入到第二p沟道型晶体管202b的第一端子中。另外，当向第一n沟道型晶体管201a的第一端子输入反相时序控制信号TPB时，时序控制信号TP被输入到第二n沟道型晶体管202a的第一端子中，反相时序控制信号TPB被输入到第二p沟道型晶体管202b的第一端子中。
充当第二钟控倒相器CKINV2的第二n沟道型晶体管202a的第二端子连接于第二p沟道型晶体管202b的第二端子上。第二n沟道型晶体管202a及第二p沟道型晶体管202b的栅极与倒相器INV的输出端子相连，第二n沟道型晶体管202a的第二端子及第二p沟道型晶体管202b的第二端子连接于倒相器INV的输入端子上。
倒相器INV是由n沟道型晶体管203a和p沟道型晶体管203b构成的。n沟道型晶体管203a的源极保持在低电源电位Vss，n沟道型晶体管203a的漏极连接于p沟道型晶体管203b的漏极上。p沟道型晶体管203b的源极保持在高电源电位Vdd。n沟道型晶体管203a及p沟道型晶体管203b的栅极成为倒相器INV的输入端子，n沟道型晶体管203a及p沟道型晶体管203b的漏极成为倒相器INV的输出端子。
在图1(b)中，示出了表示图1(a)所示结构的半导体电路的理想驱动方法的时序图，下面对其具体工作进行描述。
在半导体电路中，输入时序控制信号TP和时序控制信号的极性反相后的反相时序控制信号TPB、输入信号IN2。向第一n沟道型晶体管201a的第一端子输入时序控制信号TP，向第一p沟道型晶体管201b的第一端子输入反相时序控制信号TPB。向第一n沟道型晶体管201a和第一p沟道型晶体管201b的栅极输入输入信号IN2。
输入信号IN2与时序控制信号TP及反相时序控制信号TPB的关系正如图1(b)的时序图中所示的那样。
在输入时序控制信号TP的第一n沟道型晶体管201a及输入反相时序控制信号TPB的第一p沟道型晶体管201b中，通过输入信号IN2而向输入端子输入“Lo”电位，第一p沟道型晶体管201b变为导通状态。于是，第一n沟道型晶体管201a及第一p沟道型晶体管201b的输出端子变成反相时序控制信号TPB的电位。也就是说，输出OUT2B变为“Hi”电位。此时，第二n沟道型晶体管202a及第二p沟道型晶体管202b通过输入到其第一端子的时序控制信号TP和反相控制信号TPB而变为截止状态。
接着，当输入信号IN2变成“Hi”电位时，通过时序控制信号TP及反相时序控制信号TPB，第一n沟道型晶体管201a和第一p沟道型晶体管201b变成截止状态。
此外，第二n沟道型晶体管202a和第二p沟道型晶体管202b的栅极经倒相器INV而被输入了第一n沟道型晶体管201a和第一p沟道型晶体管201b的第二端子的输出OUT2B。也就是说，向第二n沟道型晶体管202a和第二p沟道型晶体管202b的栅极输入了第一n沟道型晶体管201a和第一p沟道型晶体管201b的第二端子的输出OUT2B的极性反相后的信号。通过该信号以及时序控制信号TP和反相时序控制信号TPB，使第二p沟道型晶体管202b变为导通状态。继而，第二n沟道型晶体管202a和第二p沟道型晶体管202b的第二端子的输出OUT2B变成作为时序控制信号TP的电位的“Hi”电位。
接着，通过时序控制信号TP和反相时序控制信号TPB，使第一n沟道型晶体管201a变为导通状态。继而，第一n沟道型晶体管201a和第一p沟道型晶体管201b的第二端子的输出OUT2B变为时序控制信号TP的电位，即变为“Lo”电位。此时，第二n沟道型晶体管202a和第二p沟道型晶体管202b，通过输入到第二n沟道型晶体管202a和第二p沟道型晶体管202b的第一端子中的时序控制信号TP和反相时序控制信号TPB，而变成截止状态。
接着，当起始脉冲SP变为“Lo”时，通过时序控制信号TP和反相时序控制信号TPB，使第一n沟道型晶体管201a和第一p沟道型晶体管201b变为截止状态。
此外，第二n沟道型晶体管202a和第二p沟道型晶体管202b的栅极，经倒相器INV而被输入第一n沟道型晶体管201a和第一p沟道型晶体管201b的第二端子的输出OUT2B。也就是说，向第二n沟道型晶体管202a和第二p沟道型晶体管202b的栅极输入了第一n沟道型晶体管201a和第一p沟道型晶体管201b的第二端子的输出OUT2B的极性反相后的信号。通过该信号以及时序控制信号TP和反相时序控制信号TPB，使第二n沟道型晶体管202a变为导通状态。继而，第二n沟道型晶体管202a和第二p沟道型晶体管202b的第二端子的输出OUT2B变成作为反相时序控制信号TPB的电位的“Lo”电位。
如上所述，使第一n沟道型晶体管201a及第二p沟道型晶体管201b的第二端子的输出和n沟道型晶体管202a及p沟道型晶体管202b的第二端子的输出发生变化。继而，在时序控制信号TP为“Lo”时输出OUT2输出输入信号IN，直到时序控制信号TP为“Hi”以前都保持所输出的信号。继而，图1(a)中所示的半导体电路输出脉冲。
再者，本实施方式也可以与本说明书中实施例的任何记载内容自由组合来加以实施。
实施例1下面，对本发明的实施例进行描述。
图2(a)是用于将本发明的半导体电路用作移位寄存器电路的电路。其中，将输入信号IN用作起始脉冲SP，将时序控制信号TP用作时钟信号CK，将反相时序控制信号TPB用作反相时钟信号CKB。此外，把输出作为SR。
此外，图2(b)中示出了图2(a)的时序图。图2(b)的时序图的动作说明由于在实施方式1中已被示出故省略。
图3(a)中示出了图2(a)中4级结构的移位寄存器电路。此外，在图3(b)中还示出了它的时序图。并且示出了移位寄存器第一级输出SR1、移位寄存器第二级输出SR2、移位寄存器第三级输出SR3、移位寄存器第四级输出SR4。
在图3(a)中，当多级构成移位寄存器电路时，输入到第一n沟道型晶体管和第一p沟道型晶体管、第二n沟道型晶体管和第二p沟道型晶体管的第一端子中的时钟信号和反相时钟信号逐级交替。由此，取入前一级的输入信号，所保持的时序按如图3(b)所示的时钟信号CK和反相时钟信号CKB的每半个脉冲进行移位，并依次输出脉冲。
图4(a)中示出了实际移位寄存器的设计图。此外，在图4(b)中示出了其波形的计算结果。晶体管的沟道长度和沟道宽度为n沟道型晶体管、p沟道型晶体管的沟道长度都为3.5μm，沟道宽度都为10μm。此外，电容值全都为10fF。作为工作条件，输入信号IN2、时钟信号CK及反相时钟信号CKB的振幅为L电平＝0V、H电平＝5V，电路的电源电压为Vdd＝5V、Vss＝0V。此外，驱动频率为5MHz。在图4(b)中，(1)示出起始脉冲SP，(2)示出时钟信号CK，(3)示出移位寄存器第一级输出SR1，(4)示出移位寄存器第二级输出SR2，(5)示出移位寄存器第三级输出SR3，(6)示出移位寄存器第四级输出SR4。并且，晶体管尺寸和电容值、工作条件由于随波形的计算需要而变，故而不限定于该值。
在此，如果将图4(b)的波形的计算结果与图3(b)作比较，输入相同的起始脉冲SP和时钟信号CK、反相时钟信号CKB，作为移位寄存器第一级输出SR1的输出的图4(b)的(3)与图3(b)的SR1相一致，作为移位寄存器第二级输出SR2的输出的图4(b)的(4)与图3(b)的SR2相一致，作为移位寄存器第三级输出SR3的输出的图4(b)的(5)与图3(b)的SR3相一致，作为移位寄存器第四级输出SR4的输出的图4(b)的(6)与图3(b)的SR4相一致。换言之，对于与现有的半导体电路相同的工作来说，可以利用减少了晶体管的本发明的电路来实现。因此，通过减少晶体管数量，可以缩小布局面积。此外，在制造晶体管时，抑制了性能的参差不齐，并可预见到成品率的升高。
此外，本实施例也可以与上述实施方式和其它实施例的任何记载内容自由组合来加以实施。
实施例2图5(a)是以将本发明的半导体电路用作闩锁电路为目的的电路。在此，将输入信号IN用作数据信号DATA，将时序控制信号TP用作采样脉冲LSP，将反相时序控制信号TPB用作为反相采样脉冲LSPB。此外，输出为D_OUT。
此外，在图5(b)、(c)、(d)、(e)中示出了图5(a)的时序图。并且，输出D_OUT的初始状态为“Lo”。图5(b)、(c)、(d)、(e)的时序图的工作说明正如实施方式1中所示的那样，当采样脉冲LSP为“Lo”时，取入数据信号DATA，并保持直到采样脉冲LSP为“Hi”时以前的输出。不论是在哪一幅时序图中，都很明显地看出，持续保持了采样脉冲LSP将要从“Lo”转换到“Hi”之前的数据信号DATA。
在图6(a)中示出了实际闩锁电路的设计图。此外，在图6(b)、(c)、(d)、(e)中示出了其波形的计算结果。晶体管的沟道长度和沟道宽度为n沟道型晶体管、p沟道型晶体管的沟道长度都是3.5μm，沟道宽度都是10μm。此外，电容值为10fF。作为工作条件，数据信号DATA、采样脉冲LSP及反相采样脉冲LSPB的振幅为L电平＝0V、H电平＝5V，电路的电源电压为Vdd＝5V、Vss＝0V。图6(b)、(c)、(d)、(e)当中，(1)示出数据信号DATA，(2)示出采样脉冲LSP，(3)示出输出D_OUT。并且，晶体管尺寸和电容值、工作条件由于随波形的计算需要而变，故而不限定于该值。
在此，如果将图6(b)、(c)、(d)、(e)的波形计算结果同图5(b)、(c)、(d)、(e)相比较，则输入了相同的数据信号DATA以及采样脉冲LSP、反相采样脉冲LSPB，并且作为闩锁电路的输出的图6(b)的(3)与图5(b)的D_OUT相一致，图6(c)的(3)与图5(c)的D_OUT相一致，图6(d)的(3)与图5(d)的D_OUT相一致，图6(e)的(3)与图5(e)的D_OUT相一致。也就是说，利用减少了晶体管的本发明的电路能够实现与现有技术的半导体电路相同的工作。因此，通过减少晶体管数量，可以缩小布局面积。此外，在制造晶体管时，抑制了性能的参差不齐，并可预见到成品率的升高。
此外，本实施例还能够与上述实施方式和实施例的任何记载内容自由组合来加以实施。
实施例3图7是以框图示出整个有源矩阵型显示装置的例子。在像素部301的周围，配置有源极驱动器302、写入用栅极驱动器303、擦除用栅极驱动器304。
源极驱动器302具有移位寄存器305、NAND电路306、第一闩锁电路307、第二闩锁电路308、电平移位缓冲器309。写入用栅极驱动器303具有移位寄存器310、NAND电路311、电平移位缓冲器312，擦除用栅极驱动器304同样也具有移位寄存器313、NAND电路314、电平移位缓冲器315。
在源极驱动器302中，移位寄存器305根据源极时钟信号SCK、反相源极时钟信号SCKB、源极起始脉冲SSP，从第一级开始依次输出脉冲。利用NAND电路306对从该移位寄存器输出的脉冲相邻的脉冲取出重叠部分，并将其作为采样脉冲LSP加以输出。根据该采样脉冲LSP，在第一闩锁电路307中，执行数据信号DATA的采样。在取入结束后的级中，直到最末级中的采样结束之前时，都保持在第一闩锁电路307中设置的存储部分中。不久，最末级的采样脉冲输出完毕，通过第一闩锁电路307的所有级使采样结束之后，根据闩锁脉冲LAT与反相闩锁脉冲LATB，第一闩锁电路307中所保持的一行的量的数据一齐被传送给第二闩锁电路308。此后，根据需要，通过电平移位缓冲器309接受振幅变换，并根据视频信号来进行源极信号线的充放电。
在此，在图8中示出图7的源极驱动器302的移位寄存器305、NAND电路306、第一闩锁电路307和第二闩锁电路308的详细连接示例。
在图8中，示出采用实施例1和实施例2的本发明的半导体电路作为移位寄存器电路、第一闩锁电路、第二闩锁电路的半导体电路。
图9中示出了图8的半导体电路的时序图。在此，向移位寄存器输入源极起始脉冲SSP、源极时钟信号SCK和反相源极时钟信号SCKB。此外，做成移位寄存器第一级输出SSR1、移位寄存器第二级输出SSR2、移位寄存器第三级输出SSR3、移位寄存器第四级输出SSR4、移位寄存器最末级输出SSRE+1。
在此，NAND电路将通过相邻的两级移位寄存器依次输出的信号作为输入，并输出采样脉冲LSP。此外，由于从各NAND电路输出的采样脉冲LSP分别是其它信号，因此从NAND电路左侧开始按顺序编号为LSP1、LSP2。此外，只把将移位寄存器最末级的输出SSRE+1用作一个输入的NAND电路的输出当作LSPE。
接下来，在第一闩锁电路中，来自于外部的数据信号DATA、来自NAND电路的从采样脉冲LSP1到LSPE被输入到各级中。此外，从采样脉冲LSP1到LSPE的信号的极性反相后的信号被输入到第一闩锁电路的各级中。此外，从第一闩锁电路分别输出的信号如下如果所输入的采样脉冲LSP是LSP1的话，则为输出D_OUT1，如果所输入的采样脉冲LSP是LSP2的话，则为输出D_OUT2。此外，输入LSPE的闩锁电路的输出为D_OUTE。
最后，在第二闩锁电路中的所有级当中，输入来自于外部的闩锁信号LAT和反相闩锁信号LATB。此外，第一闩锁电路的输出D_OUT1到D_OUTE被输入到各级中。第二闩锁电路的各级的输出如下如果从第一闩锁电路输入的信号是D_OUT1的话，则为输出LOUT1，如果从第一闩锁电路输入的信号是D_OUT2的话，则为输出LOUT2。此外，输入D_OUTE的闩锁电路的输出为LOUTE。
在此，在从外部输入的信号当中，数据信号DATA可以是任意的信号波形。此外，闩锁信号LAT和反相闩锁信号LATB最好是比输入到第一闩锁电路中的LSPE更靠后的像第二闩锁电路执行取入工作这样的信号。并且，该闩锁信号LAT不是从外部取入的，而是也可以在内部做出。在这种情况下，由于其余又设置了一级的移位寄存器，因而可以将从它那里输出的信号用作为闩锁信号。
此外，接下来，由于向源极起始脉冲SSP中输入信号必须要在第二闩锁电路的输出完毕以后进行，因而在闩锁信号LAT的取入工作之后输入源极起始脉冲SP。
图9的时序图的工作说明由于在实施例1和实施例2中已经描述过了，因而在此省略，假如需要的话，可参考实施例1、实施例2中记载的说明。此外，对于NAND电路的工作，由于与公知的NAND电路的工作相同，因而在此不作特别说明。
另外，本实施例中所示的源极驱动器电路是作为一个例子示出的，并不是对其进行限定。
此外，本实施例还可以与上述实施方式和上述实施例中的任何记载内容自由组合来加以实施。
实施例4下面，针对构成本发明的半导体电路的N沟道型晶体管和P沟道型晶体管、针对在具有绝缘表面的衬底上利用薄膜晶体管制造的示例，使用图10～15来简略地示出制造工序。图10～15中所示结构的有源矩阵型显示装置可以是液晶显示装置和采用含有EL(电致发光)元件等的OLED(有机发光二极管)的显示装置。
首先，如图10(A)所示，在以康宁公司的#7059玻璃和#1737玻璃等为代表的硼酸钡玻璃或硼酸铝玻璃等的玻璃衬底401上，形成了由氧化硅膜、氮化硅膜或氮氧化硅膜等绝缘膜制成的遮断层402。例如，利用等离子体CVD法形成10～200m(最好是50～100nm)的由SiH4、NH3、N2O制成的氮氧化硅膜，同样，以50～200nm(最好是100～150nm)的厚度层叠形成由SiH4、N2O制成的氮氧氢化硅膜。在本实施例中，虽然遮断层402示为两层结构，但是也可以形成上述绝缘膜的单层膜或两层以上层叠的结构。
分割为岛状后的半导体层403～406利用具有晶体结构的半导体膜(以下称为晶质半导体膜)通过使用激光退火法和炉内退火炉的热处理而形成具有无定形结构的半导体膜。这种岛状的半导体层403～406的厚度是25～80nm(最好是30～60nm)的厚度。虽然晶质半导体膜的材料不限，但是最好是用硅或硅锗(SiGe)合金等制成。
在利用激光退火法制造晶质半导体膜的过程中，使用了脉冲振荡型或连续发光型的准分子激光器和YAG激光器、YVO4激光器。从激光振荡器输出的激光利用了在光学系统中线状聚光并照射到半导体膜上的方法。虽然退火的条件是实施者适当选择出来的，但是使用准分子激光器的场合是脉冲振荡频率为30Hz，激光能量密度为100～400mJ/cm2(典型的情况下为200～300mJ/cm2)。此外，在使用YAG激光的情况下，采用第二高谐波的脉冲振荡频率可以为1～10kHz，激光能量密度可以为300～600mJ/cm2(典型的情况下为350～500mJ/cm2)。然后，将以宽100～1000μm例如400μm线状聚光的激光照射到衬底整个面上，此时的线状激光的重合率(重叠率)为80～98％。
接下来，形成覆盖岛状的半导体层403～406的栅极绝缘膜407。栅极绝缘膜407是采用等离子体CVD法或溅射法、由厚度为40～150nm的含有硅的绝缘膜而形成的。在本实施例中，形成了厚度为120nm的氮氧化硅膜。当然，栅极绝缘膜407并不限于这样的氮氧化硅膜，而是也可以使用其它含硅的绝缘膜构成单层或层叠结构来形成。
接着，形成用于在栅极绝缘膜407上形成栅极的第一导电膜408a和第二导电膜408b。在本实施例中，用氮化钽或钛形成50～100nm厚的第一导电膜408a，用钨形成100～300nm厚的第二导电膜408b。这些材料在氮气气氛中即使经过400～600℃的热处理也是稳定的，并且电阻率不会显著地增大。
接下来，如图10(B)所示，由抗蚀剂形成掩模409，进行用于形成栅极的第一蚀刻处理。虽然对蚀刻方法不作限定，但是最好是采用ICP(InductivelyCoupled Plasma感应耦合等离子体)蚀刻法。在蚀刻用的气体中混合CF4和Cl2，以0.5～2Pa最好是1Pa的压强对线圈型电极施以500W的RF(13.56MHz)电力，并生成等离子体。同样也在衬底一侧(试料阶段)施以100W的RF(13.56MHz)电力，实际中施加负的自偏置电压。当将CF4和Cl2混合时，即使是钨膜、氮化钽膜及钛膜的情况下，也能分别以相同程度的速度来进行蚀刻。
在上述蚀刻条件中，可以做出由抗蚀剂所形成的掩模的形状，并可以利用施加到衬底一侧的偏置电压的作用而使端部成为锥状。使锥部的角度为25～45度。此外，为了不在栅极绝缘膜上残留残渣地进行蚀刻，最好以10～20％左右的比例增加蚀刻时间。由于氮氧化硅膜对钨的选择比为2～4(典型为3)，因而利用过蚀刻处理，使露出氮氧化硅膜的面蚀刻成20～50nm左右。继而，通过第一次蚀刻处理形成了由第一导电膜和第二导电膜构成的第一形状的导电层410～415(第一导电膜410a～415a和第二导电膜410b～415b)。416是栅极绝缘膜，未被第一形状的导电层覆盖的区域被蚀刻成20～50nm左右而变薄。
接着，如图10(C)所示，进行第一掺杂处理，掺杂n型杂质(施主)。掺杂的方法是利用离子掺杂法或离子注入法来执行的。离子掺杂法的条件是按1×1013～5×1014/cm2为剂量进行。作为付与n型的杂质元素，采用属于15族的元素，典型地为磷(P)或砷(As)。在这种情况下，控制加速电压(例如，20～60keV)，并将第一形状的导电层用作为掩模。继而，形成第一杂质区域417～420。例如，在第一杂质区域417～420中，形成浓度范围为1×1020～1×1021/cm3的n型杂质。
图11(A)中所示的第二蚀刻处理同样使用了ICP蚀刻装置，将CF4、Cl2和O2混合在蚀刻气体中，以1Pa的压强向线圈型电极提供500W的RF电力(13.56MHz)，并生成等离子体。向衬底一侧(试料阶段)施以50W的RF(13.56MHz)电力，并施加比第一蚀刻处理更低的自偏置电压。通过这种条件，对钨膜进行各向异性蚀刻，使作为第一导电层的氮化钽膜或钛膜残留。继而，形成第二形状的导电层421～426(第一导电膜421a～426a和第二导电膜421b～426b)。栅极绝缘膜中未被第二形状的导电层421～426覆盖的区域被进一步蚀刻成20～50nm左右而使膜厚度变薄。
接下来，进行第二掺杂处理。在比第一掺杂处理剂量降低的情况下，在加速电压的条件下掺杂入n型杂质(施主)。例如，加速电压为70～120keV，以1×1013/cm2的剂量进行掺杂，在图4(C)中的岛状的半导体层上所形成的第一杂质区域内侧形成第二杂质区域427～430。这种掺杂是将第二形状的导电层423b～426b用作对杂质元素的掩模，并且进行掺杂使得在第二形状的导电层423a～426a下侧的区域中添加杂质元素。由于第二形状的导电层423a～426a以大致相同的膜厚度残留下来，因而沿着第二形状的导电层方向的浓度分布差异小，并且在含有浓度为1×1017～1×1019/cm3的n型杂质(施主)的情况下形成这种杂质区域。
接着，如图11(B)所示，进行第三蚀刻处理，即实施栅极绝缘膜的蚀刻处理。其结果是，第二形状的导电层421a～426a也被蚀刻，使端部后退且变小，形成第三形状的导电层431～436(第一导电膜431a～436a和第二导电膜431b～436b)。437是残留的栅极绝缘膜，也可以通过再次进行蚀刻而露出半导体层的表面。
对于p沟道型TFT来说，如图11(C)所示，形成抗蚀剂掩模438、439，并在形成p沟道型TFT的岛状的半导体层上掺杂入p型杂质(受主)。p型杂质(受主)是从属于13族的元素中选出的，典型的情况下采用硼(B)。使第三杂质区域440a～440c的杂质浓度变为2×1020～2×1021/cm3。虽然在第三杂质区域中添加了磷，但是也可以添加该浓度以上的硼，从而使导电类型反相。
到上述为止的工序中，在半导体层中形成了杂质区域。在图11中，第三形状的导电层433～435成为栅极，第三形状的导电层436成为电容布线。此外，第三形状的导电层431、432形成源极线等的布线。
接下来，在图12(A)中，最初，利用等离子体CVD法形成由氮化硅膜(SiN:H)或氮氧化硅膜(SiNxOy:H)制成的第一绝缘膜441。接着，进行以控制导电类型为目的、使各种岛状半导体层中添加的杂质元素活化的工序。活化最好是通过使用炉内退火炉的热退火法进行。此外，还可以使用诸如激光退火法或快速热退火法(RTA法)之类的其它方法。热退火法是在氧浓度为1ppm以下优选为0.1ppm以下的氮气气氛中在400～700℃典型的是在500～600℃条件下进行的，在本实施例中是在550℃下进行4小时的热处理。
随后，在第一绝缘膜441上形成由氮化硅膜(SiN:H)或氮氧化硅膜(SiNxOy:H)制成的第二绝缘膜442。接着，在350～500℃下进行热处理。利用从第二绝缘膜442释放出的氢来进行半导体膜的氢化。
接着，如图12(B)中所示，形成了厚度约为1000nm的、由有机树脂制成的第三绝缘膜443。作为有机树脂膜，可以使用聚酰亚胺、丙烯酸、氨基聚酰亚胺等。采用有机树脂膜的优点在于由于成膜方法简单、比电容率低，因而具有能减低寄生电容、平坦性好等优点。再者，也可以使用除上述以外的有机树脂膜。在此，在衬底上涂敷后，用热聚合类型的聚酰亚胺在300℃下烧制而成。
接下来，在第三绝缘膜443、第二绝缘膜442、第一绝缘膜441上，形成接触孔，并利用铝(Al)、钛(Ti)、钽(Ta)等来形成连接电极451以及源极或漏极布线444～447。此外，在像素部中，形成第一像素电极450、栅极布线449、连接电极448。
继而，在同一衬底上形成p沟道型TFT453和n沟道型TFT454。在图12(B)中，虽然仅仅示出了p沟道型TFT453和n沟道型TFT454的截面图，但是也可以使用这些TFT在同一衬底上一体地形成具有本发明的半导体电路的栅极信号线驱动电路、源极信号线驱动电路。
本实施例中所描述的薄膜晶体管的结构最终只是一个实施例，不必限定于图10～15中所示的制造工序和结构。利用公知的薄膜晶体管制造方法，就能够在同一衬底上一体地形成本发明的半导体电路。并且，由于这种电路是用薄膜晶体管构成而使之能够廉价地形成于玻璃衬底等面积大的衬底上，因而可以使显示装置的面积增大并降低成本。此外，进一步讲，由于具有本发明的半导体电路的栅极信号线驱动电路、源极信号线驱动电路能够大幅地削减晶体管数量，因而能够减小像素部周围的驱动电路部的布局面积，再有还可以制造出成品率高的产品。
此外，本实施例还可以与上述实施方式和上述实施例中的任何记载内容自由组合来加以实施。
实施例5在本实施例中，根据有源矩阵衬底来说明制造有源矩阵型液晶显示装置的工序。如图13所示，在图12(B)的状态的衬底上形成层间膜461、462，在其上形成第二像素电极463，在其上形成定向膜551。在本实施例中，把聚酰亚胺膜用作定向膜。此外，在对置衬底552上形成透明导电膜553和定向膜554。再者，根据需要还可以在对置衬底上形成滤色片和遮蔽膜。
接下来，在形成定向膜之后，实施摩擦(rubbing)处理，调节成液晶分子以某一定的预倾角而定向。接着，通过公知的单元编组工序、用密封材料和隔片(均未图示)等来粘合像素部、形成驱动电路的有源矩阵衬底和对置衬底。
此后，在两个衬底之间注入液晶555，利用密封材料(未图示)完全密封。可以在液晶中采用公知的液晶材料。由此，图5中所示的有源矩阵型液晶显示装置被制成。
接下来，用图14的立体图来说明该有源矩阵型液晶显示装置的结构。有源矩阵衬底是由在玻璃衬底601上形成的像素部602、栅极侧驱动电路603和源极侧驱动电路604构成的。像素部的像素TFT605是n沟道型TFT，其连接于像素电极606和保持电容607上。
此外，设在周围的驱动电路是基于本发明的半导体电路而构成的。栅极侧驱动电路603、源极侧驱动电路604分别经栅极布线608和源极布线609而连接于像素部602上。此外，在连接FPC 610的外部输入输出端子611上，设有用于将信号传送到驱动电路的输入输出布线(连接布线)612、613。此外，614是对置衬底。
本实施例中所描述的有源矩阵型液晶显示装置的结构最终只是一个实施例，并不必限于图13、图14中所示的结构。利用公知的有源矩阵型液晶显示装置的制造方法，也能够将本发明的半导体电路安装到有源矩阵型液晶显示装置的驱动电路部当中。而且，由于具有本发明的半导体电路的有源矩阵型液晶显示装置是由薄膜晶体管构成且在玻璃衬底等面积大的衬底上廉价地形成，因而可以使显示装置的面积增大，并使成本降低。此外，进一步讲，由于具有本发明的半导体电路的栅极信号线驱动电路、源极信号线驱动电路能够大幅地削减晶体管数量，因而通过使功耗降低、减小像素部周围的驱动电路部的布局面积，可以使夹框变小，再有还可以制造出成品率高的产品。
再者，在本说明书中，虽然把图13中所示的半导体装置称为有源矩阵型液晶显示装置，但是如图14所示，安装到FPC上的液晶面板一般被称为液晶组件。因此，本实施例中所称的有源矩阵型液晶显示装置即使称为液晶组件也无碍。
此外，本实施例还可以与上述实施方式和上述实施例中的任何记载内容自由组合来加以实施。
实施例6在本实施例中，用图15对相当于具有本发明半导体电路的发光装置的一种方式的面板的外观进行描述。图15(A)是利用与第二衬底间的密封材料来对在第一衬底上形成的晶体管及发光元件进行密封的面板的顶视图，图15(B)相当于沿图15(A)的A-A’截取的截面图。
将密封材料4020设置成包围设在第一衬底4001上的像素部4002、信号线驱动电路4003、第一扫描线驱动电路4004、第二扫描线驱动电路4005。此外，在像素部4002、信号线驱动电路4003、第一扫描线驱动电路4004、第二扫描线驱动电路4005上设有第二衬底4006。由此，像素部4002、信号线驱动电路4003、第一扫描线驱动电路4004和第二扫描线驱动电路4005，通过第一衬底4001、密封材料4020和第二衬底4006与填充材料4007一起被密封。
此外，设在第一衬底4001上的像素部4002、信号线驱动电路4003、第一扫描线驱动电路4004、第二扫描线驱动电路4005具有多个晶体管，在图15(B)中，举例示出在信号线驱动电路4003中包含的晶体管4008和在像素部4002中包含的驱动用晶体管4009及开关用晶体管4010。
此外，4011相当于发光元件，与驱动用晶体管4009的漏极相连的布线4017的一部分起发光元件4011的第一电极的作用。此外，透明导电膜起发光元件4011的第二电极4012的作用。再者，发光元件4011的结构并不限于本实施例中所示的结构。综合从发光元件4011射出的光的方向以及驱动用晶体管4009的极性等，就可以适当地改变发光元件4011的结构。
此外，虽然在图15(B)中的截面图中未示出施加到信号线驱动电路4003、第一扫描线驱动电路4004、第二扫描线驱动电路4005或像素部4002上的各种信号及电压，，但是它们都是经引出布线4014和4015，从连接端子4016那里提供的。
在本实施例中，连接端子4016是由与发光元件4011所具有的第二电极4012相同的导电膜而形成的。此外，引出布线4014是由与布线4017相同的导电膜而形成的。此外，引出布线4015和驱动用晶体管4009、开关用晶体管4010、晶体管4008所分别具有的栅极是由相同的导电膜形成的。
连接端子4016经各向异性导电膜4019与FPC 4018所具有的端子电连接。
再者，作为第一衬底4001、第二衬底4006，可以采用玻璃、金属(典型为不锈钢)、陶瓷、塑料。作为塑料，可以采用FRP(玻璃钢)板、PVF(聚氟乙烯)膜、聚酯胶片(mylar film)、聚酯薄膜(polyester film)或丙烯酸树脂薄膜。此外，可以采用使用PVF膜和聚酯胶片来夹持铝箔这种结构的薄片。
但是，在从发光元件4011射出光的方向上定位的第二衬底4006必须具备透光性。因此，第二衬底4006采用具备诸如像玻璃板、塑料板、聚酯薄膜或丙烯酸薄膜这样的具有透光性的材料。
此外，作为填充材料4007，可以采用氮或氩等非活性气体，另外也可以使用紫外线固化树脂或热固化树脂，还可以使用PVC(聚氯乙稀)、丙烯酸、聚酰亚胺、环氧树脂、硅树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-醋酸乙烯共聚物)。在本实施例中，使用氮作为填充材料。
此外，设在周围的驱动电路是基于本发明的半导体电路而构成的。第一扫描线驱动电路4004、第二扫描线驱动电路4005、信号线驱动电路4003分别经栅极布线和源极布线而连接于像素部上。
本实施例可以通过将上述实施方式和上述实施例组合来加以实施。
本实施例中所描述的发光装置的结构最终只是一个实施例，不必限于图15中所示的结构。利用公知的发光装置的制造方法，可以将本发明的半导体电路安装在发光装置的驱动电路部当中。而且，由于具有本发明半导体电路的发光装置是由薄膜晶体管构成并且能够廉价地形成于玻璃衬底等面积大的衬底上，因而可以使显示装置的面积增大，并使成本降低。此外，由于具有本发明半导体电路的栅极信号线驱动电路、源极信号线驱动电路能够大幅地削减晶体管数量，因而通过使功耗降低、减小像素部周围的驱动电路部的布局面积，可以使夹框变小，再有还可以制造出成品率高的产品。
再者，在本说明书中，虽然将图15中所示的半导体装置称为有源矩阵型发光装置，但是如图15中所示，使用了安装到FPC上的OLED(EL)元件的面板的发光装置在本说明书中称为OLED(EL)组件。
此外，本实施例还可以与上述实施方式和上述实施例中的任何记载内容自由组合来加以实施。
实施例7下面，示出了在单晶衬底上制造构成本发明半导体电路的N沟道型晶体管和P沟道型晶体管的例子。利用图16对制造工序简略地进行说明。
首先，准备由单晶硅制成的硅衬底1901。接着，分别有选择地在硅衬底的主表面(元件形成面或电路形成面)的第一元件形成区域中形成n型阱1902、在第二元件形成区域中形成p型阱1903。
接下来，形成作为用于区分第一元件形成区域和第二元件形成区域的元件分离区域的场氧化膜1904。场氧化膜1904是厚的热氧化膜，可以采用公知的LOCOS法而形成。再者，元件分离法不限于LOCOS法，例如元件分离区域可以采用沟槽分离法并具有沟槽结构，还可以将LOCOS结构与沟槽结构加以组合。
接下来，例如经热氧化形成硅衬底的表面从而形成栅极绝缘膜。栅极绝缘膜可以采用CVD法形成，也可以使用氮氧化硅膜、氧化硅膜、氮化硅膜以及这些膜的层叠膜。例如，形成经热氧化所得到的膜厚度为5nm的氧化硅膜和采用CVD法所得到的膜厚度为10nm～15nm的氮氧化硅膜的层叠膜。
接下来，整体形成多晶硅层1905b、1906b和硅化物层1905a、1906b的层叠膜，通过基于平版印刷技术及干蚀刻技术形成层叠膜，在栅极绝缘膜上形成具有硅化物结构的栅极1905、1906。多晶硅层1905b、1906b是为降低阻抗而预设的，也可以按1021/cm3左右的浓度来掺杂磷(P)，在形成多晶硅膜后，还可以扩散浓的n型杂质。此外，形成硅化物层1905a、1906a的材料可以使用硅化钼(MoSix)、硅化钨(WSix)、硅化钽(TaSix)、硅化钛(TiSix)等，也可以利用公知的方法形成。
接下来，为了形成扩展区域，经栅极绝缘膜向硅半导体衬底中注入离子。在本实施例中，把在各源极区域及漏极区域与沟道形成区域之间形成的杂质区域称为扩展区域。有扩展区域1907、1908的杂质浓度具有比源极区域和漏极区域的杂质浓度低的情况，也有与它相同的情况，还有比它高的情况。也就是说，扩展区域的杂质浓度可以根据半导体装置所要求的特性来决定。
由于本实施例是制造适用于本发明的CMOS电路的情形，因而应形成p沟道型FET的第一元件形成区域被抗蚀剂材料所覆盖，并向硅衬底中注入n型杂质的砷(As)和磷(P)。此外，应形成n沟道型FET的第二元件形成区域被抗蚀剂材料所覆盖，并向硅衬底中注入p型杂质硼(B)。
接下来，为了恢复离子注入后的杂质的活性以及因离子注入而引发的硅衬底中的结晶缺陷，进行第一次活化处理。将半导体衬底加热至Si熔点左右的温度，从而使之活化。
接下来，在栅极的侧壁上形成井壁(sidewall)1909、1910。例如，利用CVD法整体层叠由氧化硅制成的绝缘材料层，这样，可以通过对这样的绝缘材料层进行深蚀刻(etch back)来形成井壁。当深蚀刻时，可以自匹配地有选择除去栅极绝缘膜。继而，形成具有栅极的宽度和设在该栅极侧壁两侧上的井壁的宽度相加后的总宽度的栅极绝缘膜1911、1912。
接下来，为了形成源极区域和漏极区域，向露出的硅衬底中注入离子。应形成p沟道型FET的第一元件形成区域被抗蚀剂所覆盖，向硅衬底中注入n型杂质砷(As)和磷(P)，从而形成源极区域1913和漏极区域1914。此外，应形成n沟道型FET的第二元件形成区域被抗蚀剂材料所覆盖，向硅衬底中注入p型杂质硼(B)，从而形成源极区域1915和漏极区域1916。
接下来，为了恢复离子注入后的杂质的活性以及因离子注入所引发的硅衬底中的结晶缺陷，进行第二次活化处理。
接着，在活化后形成层间绝缘膜、导电栓(plug)电极或金属布线等。第一层间绝缘膜1917是利用等离子体CVD法或减压CVD法并由氧化硅膜或氮氧化硅膜等形成的，具有100～2000nm的厚度。然后，在其上形成磷玻璃(PSG)、或硼玻璃(BSB)、或磷硼玻璃(PBSG)的第二层间绝缘膜1918。为了提高第二层间绝缘膜1918的平坦性，第二层间绝缘膜1918是利用旋涂(spincoat)法和常压CVD法而制成的。
由于源极1919、1921以及漏极1920、1922是在第一层间绝缘膜1917和第二层间绝缘膜1918上形成到达各自的FET的源极区域和漏极区域的接触孔之后而形成的，因此作为低阻抗材料，最好采用通常优选使用的铝(Al)。此外，也可以采用Al和钛(Ti)的层叠结构。
此外，尽管在这里图中未示出，但是在第一层间绝缘膜1917和第二层间绝缘膜1918上设有到达栅极的接触孔，并且形成与设在第一层间绝缘膜上的布线电连接的电极。
最后，形成钝化膜1923和第三层间绝缘膜1924。从面向图16中的方向来看，左侧为p沟道型晶体管1925，右侧为n沟道型晶体管1926。
钝化膜1923是利用等离子体CVD法由氮化硅膜或氧化硅膜或者氮氧化硅膜形成的。再用有机树脂材料形成厚度为1μm～2μm的第三层间绝缘膜1924。作为有机树脂材料，可以使用聚酰亚胺、聚酰胺、丙烯酸、苯丙环丁烯(BCB)等。使用有机树脂膜的优点在于由于膜的形成方法简单、比电容率低，因而可以减低寄生电容，适合于平坦化等。不用说，也可以使用除上述以外的有机树脂膜。
由此，p沟道型晶体管1925和n沟道型晶体管1926被制成。本实施例中所描述的晶体管的结构最终只是一个实施例，不必限于图17中所示的制造工序和结构。利用公知的单晶衬底上的晶体管制造方法，能够在单结晶衬底上形成本发明的半导体电路。而且，这种电路由于是在单结晶衬底上构成的因而可以高速工作，此外，可以降低驱动电压，降低功耗。此外，由于具有本发明的半导体电路的栅极信号线驱动电路、源极信号线驱动电路能够大幅地削减晶体管数量，因而可以减小像素部周围的驱动电路部的布局面积，再有还可以制造出成品率高的产品。
实施例8作为具有本发明半导体电路的电子设备，列举如下电视接收机、摄像机、数字照相机、护目镜(goggle)式显示器、导航系统、声音再生装置(汽车组合式立体音响等)、计算机、游戏机、便携式信息终端(移动电脑、便携式电话、便携式游戏机或电子图书等)、带记录介质的图像再生装置(具体来讲是再生数字通用光盘(DVD)等记录介质并具有能显示其图像的显示器的装置)等。在图17、图18、图19(A)～图19(B)、图20(A)～图20(B)、图21、图22(A)～图22(E)中示出了这些电子设备的具体示例。
图17示出了将显示面板5001与电路基板5011组合而成的液晶组件。在电路基板5011上，形成有控制电路5012或信号分割电路5013等，并通过连接布线5014与显示面板5001电连接。
该显示装置5001包括设有多个像素的像素部5002、扫描线驱动电路5003、向所选的像素提供视频信号的信号线驱动电路5004。再者，制造液晶组件的情形也可以是采用上述实施例制造显示面板5001。此外，扫描线驱动电路5003和信号线驱动电路5004等控制用驱动电路部可以采用通过上述实施例所形成的薄膜晶体管或者单晶衬底上的晶体管来进行制造。如上所述，可以制成如图17所示的液晶组件液晶电视。
图18是示出液晶电视接收机的主要结构的框图。调谐器5101接收图像信号和声音信号。图像信号经下列电路被处理，这些电路即图像信号放大电路5102，将从其中输出的信号变换成对应于红、绿、蓝各种颜色的彩色信号的图像信号处理电路5103，以及用于将该图像信号变换成驱动器IC的输入类型的控制电路5012。控制电路5012分别向扫描线一侧和信号线一侧输出信号。在数字驱动的情况下，也可以是如下结构在信号线一侧设有信号分割电路5013，将输入数字信号分割成m个并加以提供。
在调谐器5101所接收的信号当中，声音信号被传送到声音信号放大电路5105，该输出经由声音信号处理电路5106而被提供给扬声器5107。控制电路5108从输入部5109中接收接收台(接收频率)或音量的控制信息，并向调谐器5101和声音信号处理电路5106送出信号。
如图19(A)所示，可以将液晶组件组合入壳体5201，从而制成电视接收机。通过液晶组件形成显示画面5202。此外，适宜包括有扬声器5203和操作开关5204等。
此外，在图19(B)中示出了只可以无线方式搬运显示器的电视接收机。在壳体5212中内置有电池和信号接收器，利用该电池来驱动显示部5213和扬声器部5217。电池可以利用充电器5210来对其进行反复充电。此外，充电器5210可以收发图像信号，并且可以将该图像信号发送到显示器的信号接收器。壳体5212是通过操作按键5216来控制的。此外，图19(B)中所示的装置由于可通过对操作按键5216进行操作来从壳体5212向充电器5210发送信号，故被称作图像声音双向通信装置。此外，通过对操作按键5216进行操作，从壳体5212向充电器5210发送信号，接着通过将充电器5210可发送的信号接收到其它电子设备上，也可以实现其它电子设备的通信控制，也称为通用遥控装置。本发明可以适用于扫描线驱动电路5003以及信号线驱动电路5004。
通过让图17、图18、19(A)～图(B)中所示的电视接收机使用本发明，由于能够大幅地削减栅极信号线驱动电路、源极信号线驱动电路中的晶体管数量，因而可以减小像素部周围的驱动电路部的布局面积，再有还能够给顾客提供成品率高的产品。
不用说，本发明并不限于电视接收机，还可以作为个人计算机的监视器，以及可以适用于各种各样的用途，即铁道的车站和飞机场等中的信息显示盘以及街头的广告显示盘等特大面积的显示介质。
图20(A)示出了由显示面板5301和印刷线路板5302组合而成的组件。显示面板5301包括设有多个像素的像素部5303、第一扫描线驱动电路5304、第二扫描线驱动电路5305、向所选的像素提供视频信号的信号线驱动电路5306。
在印刷线路板5302中，包括控制器5307、中央处理装置(CPU)5308、存储器5309、电源电路5310、声音处理电路5311和收发电路5312等。印刷线路板5302和显示面板5301经由柔性布线板(FPC)5313相连。在印刷线路板5313中，设有电容元件、缓冲电路等，可以防止电源电压和信号带噪声，还可以防止信号启动迟缓。此外，控制器5307、声音处理电路5311、存储器5309、CPU 5308、电源电路5310等都可以按COG(芯片上玻璃)的方式而安装在显示面板5301上。通过COG方式，可以缩小印刷线路板5302的规模。
通过印刷线路板5302中所包含的接口(I/F)部5314，来进行各种控制信号的输入输出。此外，用于进行与天线间信号收发的天线用端口5315设置在印刷线路板5302上。
图20(B)示出了图20(A)中所示的组件的框图。该组件包含作为存储器5309的VRAM 5316、DRAM 5317、闪存5318等。在VRAM 5316中存储有面板中所显示的图像的数据，在DRAM 5317中存储有图像数据或声音数据，在闪存中存储有各种程序。
电源电路5310提供了使显示面板5301、控制器5307、CPU 5308、声音处理电路5311、存储器5309、收发电路5312工作的电力。此外，根据面板的类型，还具有在电源电路5310中具备电流源的情况。
CPU 5308具有控制信号生成电路5320、译码器5321、寄存器5322、运算电路5323、RAM 5324、CPU 5308所用的接口5319等。经接口5319输入到CPU 5308中的各种信号一旦被保存在寄存器5322中后，就被输入到运算电路5323、译码器5321等当中。在运算电路5323中，根据所输入的信号来进行运算，并指定发送各种命令的场所。另一方面，输入到译码器5321中的信号被译码并输入到控制信号生成电路5320中。控制信号生成电路5320根据所输入的信号，生成包含各种命令的信号，并发送到运算电路5323中所指定的场所，具体来讲就是存储器5309、收发电路5312、声音处理电路5311、控制器5307等。
存储器5309、收发电路5312、声音处理电路5311、控制器5307根据各自所接收到的命令来进行工作。下面，简单地描述一下它们的操作。
从输入单元5325输入的信号经I/F部5314而被发送到印刷线路板5302中安装的CPU 5308当中。控制信号生成电路5320根据从指示设备和键盘等输入单元5325中发送来的信号，将VRAM 5316中所保存的图像数据变换成规定的格式，并传送到控制器5307。
控制器5307综合面板的类型对包含从CPU 5308传送来的图像数据的信号实施数据处理，并提供给显示面板5301。此外，控制器5307根据从电源电路5310输入的电源电压和从CPU 5308输入的各种信号，生成Hsync信号、Vsync信号、时钟信号CLK、交流电压(AC Cont)、切换信号L/R，并提供给显示面板5301。
在收发电路5312中，处理在天线5328中作为电波而收发的信号，具体来讲其包含绝缘器、带通滤波器、VCO(压控振荡器)、LPF(低通滤波器)、耦合器、平衡-不平衡转换器等的高频电路。根据来自于CPU 5308的命令，将收发电路5312所收发的信号之中包含声音信息的信号传送到声音处理电路5311。
包含根据CPU 5308的命令而传送来的声音信息的信号在声音处理电路5311中被解调成声音信号，并传送到扬声器5327中。此外，从麦克风5326传送来的声音信号在声音处理电路5311中被调制，并根据来自于CPU 5308的命令被传送到收发电路5312。
可以将控制器5307、CPU 5308、电源电路5310、声音处理电路5311、存储器5309作为本实施例的封装件来加以安装。假如本实施例是除绝缘器、带通滤波器、VCO(压控振荡器)、LPF(低通滤波器)、耦合器、平衡-不平衡转换器等的高频电路之外的电路，则就也可以应用于任何一种电路。
图21示出了包含图20(A)～图20(B)中所示的组件的便携式电话的一种实施方式。显示面板5301可拆卸地安装在外壳5330中。外壳5330与显示面板5301的大小相匹配，可以适当改变形状和尺寸。固定显示面板5301的外壳5330装嵌在印刷电路板5331上并作为组件来组装。
显示面板5301经FPC 5313连接于印刷电路板5331上。在印刷电路板5331上，形成包含扬声器5332、麦克风5333、收发电路5334、CPU和控制器等的信号处理电路5335。将这种组件与输入单元5336、电池5337、天线5340组合起来并收纳在壳体5339中。显示面板5301的像素部被配置成能从在壳体5339上形成的开口中观察识别。
本实施例所涉及的便携式电话可以根据其功能和用途改为各种各样的形态而制成。例如，不但具有多个显示面板而且将壳体适当划分成多个，并且通过合页连接而制成开闭式的，这样可以获得如下技术效果，即在该显示面板中，由于能够大幅度地削减栅极信号线驱动电路、源极信号线驱动电路的晶体管数量，因而可以减小像素部周围的驱动电路部的布局面积，再有还能够给顾客提供成品率高的产品。
通过在图20(A)～图20(B)、图21中所示的便携式电话中使用本发明，由于能够大幅度地削减显示面板中的栅极信号线驱动电路、源极信号线驱动电路的晶体管数量，因而可以减小像素部周围的驱动电路部的布局面积，再有还能够给顾客提供成品率高的产品。
图22(A)是液晶显示器，它是由壳体6001、支撑座6002、显示部6003等构成。本发明采用图13中所示的液晶组件、图20(A)中所示的显示面板的结构，可以适用于显示部6003的驱动电路。
通过使用本发明，由于能够大幅度地削减显示部6003的栅极信号线驱动电路、源极信号线驱动电路中的晶体管数量，因而可以减小像素部周围的驱动电路部的布局面积，再有还能够给顾客提供成品率高的产品。
图22(B)是计算机，其包含主体6101、壳体6102、显示部6103、键盘6104、外部连接端口6105、指示鼠标6106等。本发明采用图13中所示的液晶组件、图20(A)中所示的显示面板的结构，可以适用于显示部6103。
通过使用本发明，由于能够大幅度地削减显示部6103的栅极信号线驱动电路、源极信号线驱动电路中的晶体管数量，因而可以减小像素部周围的驱动电路部的布局面积，再有还能够给顾客提供成品率高的产品。
图22(C)是可携带的计算机，其包含主体6201、显示部6202、开关6203、操作按键6204、红外线端口6205等。本发明采用图13中所示的液晶组件、图20(A)中所示的显示面板的结构，可以适用于显示部6202。
通过使用本发明，由于能够大幅度地削减显示部6202的栅极信号线驱动电路、源极信号线驱动电路中的晶体管数量，因而可以减小像素部周围的驱动电路部的布局面积，再有还能够给顾客提供成品率高的产品。
图22(D)是便携式游戏机，其包含壳体6301、显示部6302、扬声器部6303、操作按键6304、记录介质插入部6305等。本发明采用图13中所示的液晶组件、图20(A)中所示的显示面板的结构，可以适用于显示部6302。
通过使用本发明，由于能够大幅度地削减显示部6302的栅极信号线驱动电路、源极信号线驱动电路中的晶体管数量，因而可以减小像素部周围的驱动电路部的布局面积，再有还能够给顾客提供成品率高的产品。
图22(E)是具有记录介质的便携式图像再生装置(具体来讲是DVD再生装置)，其包含主体6401、壳体6402、显示部A 6403、显示部B 6404、记录介质(DVD等)读入部6405、操作按键6406、扬声器部6407等。显示部A 6403主要显示图像信息，显示部B 6404主要显示文字信息。本发明采用图13中所示的液晶组件、图20(A)中所示的显示面板的结构，可以适用于显示部A 6403、显示部B 6404以及控制用电路部等。再者，具有记录介质的图像再生装置中还包含家庭用的游戏机等。
通过使用本发明，由于能够大幅度地削减显示部A 6403、显示部B 6404的栅极信号线驱动电路、源极信号线驱动电路中的晶体管数量，因而可以减小像素部周围的驱动电路部的布局面积，再有还能够给顾客提供成品率高的产品。
这些电子设备中所用的显示装置根据大小、强度或用途，不只使用玻璃衬底，还可以使用耐热性的塑料衬底。由此可以达到重量更轻的目的。
再者，本实施例中所示的例子最终也只是一个例子，而不应该对其用途进行限定。
此外，本实施例也可以与上述实施方式和上述实施例的任何记载内容自由组合来加以实施。
权利要求
1.一种半导体电路，其特征在于，包括第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管和倒相器电路，其还具有输入第一输入信号的所述第一n沟道型晶体管的栅极端子及所述第一p沟道型晶体管的栅极端子；输入时序控制信号的所述第一n沟道型晶体管的第一端子；输入反相时序控制信号的所述第一p沟道型晶体管的第一端子；和所述第一n沟道型晶体管的第二端子、以及与所述第一n沟道型晶体管的所述第二端子电连接的所述第一p沟道型晶体管的第二端子，其中，所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子电连接于所述倒相器电路的输入端子上，该半导体电路还具有输入从所述倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时序控制信号的所述第二p沟道型晶体管的第一端子；输入所述反相时序控制信号的所述第二n沟道型晶体管的第一端子；和所述第二n沟道型晶体管的第二端子、以及与所述第二n沟道型晶体管的所述第二端子电连接的所述第二p沟道型晶体管的第二端子，其中，所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子电连接于所述倒相器电路的输入端子上。
2.如权利要求1所述的半导体电路，其特征在于，所述时序控制信号是闩锁信号，所述反相时序控制信号是反相闩锁信号。
3.一种半导体电路，其特征在于，包括第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管和倒相器电路，其还具有输入第一输入信号的所述第一n沟道型晶体管的栅极端子及所述第一p沟道型晶体管的栅极端子；输入时序控制信号的所述第一p沟道型晶体管的第一端子；输入反相时序控制信号的所述第一n沟道型晶体管的第一端子；和所述第一n沟道型晶体管的第二端子、以及与所述第一n沟道型晶体管的所述第二端子电连接的所述第一p沟道型晶体管的第二端子，其中，所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子连接于所述倒相器电路的输入端子上，该半导体电路还具有输入从所述倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时序控制信号的所述第二n沟道型晶体管的第一端子；输入所述反相时序控制信号的所述第二p沟道型晶体管的第一端子；和相互电连接的所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子，其中，所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子电连接于所述倒相器电路的输入端子上。
4.如权利要求3所述的半导体电路，其特征在于，所述时序控制信号是时钟信号，所述反相时序控制信号是反相时钟信号。
5.一种半导体电路，其特征在于，包括第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管、第一倒相器电路、第三n沟道型晶体管、第三p沟道型晶体管、第四n沟道型晶体管、第四p沟道型晶体管和第二倒相器电路，其还具有输入第一输入信号的所述第一n沟道型晶体管的栅极端子及所述第一p沟道型晶体管的栅极端子；输入时钟信号的所述第一n沟道型晶体管的第一端子；输入反相时钟信号的所述第一p沟道型晶体管的第一端子；和所述第一n沟道型晶体管的第二端子、以及与所述第一n沟道型晶体管的所述第二端子电连接的所述第一p沟道型晶体管的第二端子，其中，所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子电连接于所述第一倒相器电路的输入端子上，该半导体电路还具有输入从所述第一倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时钟信号的所述第二p沟道型晶体管的第一端子；输入所述反相时钟信号的所述第二n沟道型晶体管的第一端子；和所述第二n沟道型晶体管的第二端子、以及与所述第二n沟道型晶体管的所述第二端子电连接的所述第二p沟道型晶体管的第二端子，其中，所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子电连接于所述第一倒相器电路的输入端子上，该半导体电路还具有输入所述第二输入信号的所述第三n沟道型晶体管的栅极端子及所述第三p沟道型晶体管的栅极端子；输入时钟信号的所述第三p沟道型晶体管的第一端子；输入反相时钟信号的所述第三n沟道型晶体管的第一端子；和所述第三n沟道型晶体管的第二端子、所述第三n沟道型晶体管的所述第二端子、以及所述第三p沟道型晶体管的第二端子，其中，所述第三n沟道型晶体管的第二端子及所述第三p沟道型晶体管的第二端子电连接于所述第二倒相器电路的输入端子上，该半导体电路还具有输入从所述第二倒相器电路的输出端子输出的第三信号的、所述第四n沟道型晶体管的栅极端子及所述第四p沟道型晶体管的栅极端子；输入所述时钟信号的所述第四n沟道型晶体管的第一端子；输入所述反相时钟信号的所述第四p沟道型晶体管的第一端子；和所述第四n沟道型晶体管的第二端子、以及电连接于所述第四n沟道型晶体管的所述第二端子上的所述第四p沟道型晶体管的第二端子，其中，所述第四n沟道型晶体管的第二端子及所述第四p沟道型晶体管的第二端子电连接于所述第二倒相器电路的输入端子上。
6.一种半导体电路，其特征在于，包括第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管、第一倒相器电路、第三n沟道型晶体管、第三p沟道型晶体管、第四n沟道型晶体管、第四p沟道型晶体管和第二倒相器电路，其还具有输入第一输入信号的所述第一n沟道型晶体管的栅极端子及所述第一p沟道型晶体管的栅极端子；输入时钟信号的所述第一p沟道型晶体管的第一端子；输入反相时钟信号的所述第一n沟道型晶体管的第一端子；和所述第一n沟道型晶体管的第二端子、以及电连接于所述第一n沟道型晶体管的所述第二端子上的所述第一p沟道型晶体管的第二端子，其中，所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子电连接于所述第一倒相器电路的输入端子上，该半导体电路还具有输入从所述第一倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时钟信号的所述第二n沟道型晶体管的第一端子；输入所述反相时钟信号的所述第二p沟道型晶体管的第一端子；和所述第二n沟道型晶体管的第二端子、以及电连接于所述第二n沟道型晶体管的所述第二端子上的所述第二p沟道型晶体管的第二端子，其中，所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子电连接于所述第一倒相器电路的输入端子上，该半导体电路还具有输入所述第二输入信号的所述第三n沟道型晶体管的栅极端子及所述第三p沟道型晶体管的栅极端子；输入时钟信号的所述第三n沟道型晶体管的第一端子；输入反相时钟信号的所述第三p沟道型晶体管的第一端子；和所述第三n沟道型晶体管的第二端子、以及电连接于所述第三n沟道型晶体管的所述第二端子上的所述第三p沟道型晶体管的第二端子，其中，所述第三n沟道型晶体管的第二端子及所述第三p沟道型晶体管的第二端子电连接于所述第二倒相器电路的输入端子上，该半导体电路还具有输入从所述第二倒相器电路的输出端子输出的第三信号的、所述第四n沟道型晶体管的栅极端子及所述第四p沟道型晶体管的栅极端子；输入所述时钟信号的所述第四p沟道型晶体管的第一端子；输入所述反相时钟信号的所述第四n沟道型晶体管的第一端子；和所述第四n沟道型晶体管的第二端子、以及电连接于所述第四n沟道型晶体管的第二端子上的所述第四p沟道型晶体管的第二端子，其中，所述第四n沟道型晶体管的第二端子及所述第四p沟道型晶体管的第二端子电连接于所述第二倒相器电路的输入端子上。
7.如权利要求1所述的半导体电路，其特征在于，所述n沟道型晶体管及所述p沟道型晶体管是由形成于玻璃衬底上的薄膜晶体管构成的。
8.如权利要求3所述的半导体电路，其特征在于，所述n沟道型晶体管及所述p沟道型晶体管是由形成于玻璃衬底上的薄膜晶体管构成的。
9.如权利要求5所述的半导体电路，其特征在于，所述n沟道型晶体管及所述p沟道型晶体管是由形成于玻璃衬底上的薄膜晶体管构成的。
10.如权利要求6所述的半导体电路，其特征在于，所述n沟道型晶体管及所述p沟道型晶体管是由形成于玻璃衬底上的薄膜晶体管构成的。
11.如权利要求1所述的半导体电路，其特征在于，所述n沟道型晶体管及p沟道型晶体管是在单晶衬底上形成的。
12.如权利要求3所述的半导体电路，其特征在于，所述n沟道型晶体管及所述p沟道型晶体管是在单晶衬底上形成的。
13.如权利要求5所述的半导体电路，其特征在于，所述n沟道型晶体管及所述p沟道型晶体管是在单晶衬底上形成的。
14.如权利要求6所述的半导体电路，其特征在于，所述n沟道型晶体管及所述p沟道型晶体管是在单晶衬底上形成的。
15.一种显示装置，其特征在于，具有栅极驱动器、源极驱动器以及连接于所述栅极驱动器、所述源极驱动器上的像素部，其中，所述源极驱动器包含移位寄存器电路和闩锁电路，所述栅极驱动器包含移位寄存器电路，所述源极驱动器的移位寄存器电路和闩锁电路以及所述栅极驱动器的移位寄存器电路分别具有由第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管和倒相器电路构成的半导体电路，所述半导体电路具有输入第一输入信号的所述第一n沟道型晶体管的栅极端子及所述第一p沟道型晶体管的栅极端子；输入时序控制信号的所述第一n沟道型晶体管的第一端子；输入反相时序控制信号的所述第一p沟道型晶体管的第一端子；和所述第一n沟道型晶体管的第二端子、以及电连接于所述第一n沟道型晶体管的所述第二端子上的所述第一p沟道型晶体管的第二端子，其中，所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子电连接于所述倒相器电路的输入端子上，所述半导体电路还具有输入从所述倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时序控制信号的所述第二p沟道型晶体管的第一端子；输入所述反相时序控制信号的所述第二n沟道型晶体管的第一端子；和所述第二n沟道型晶体管的第二端子、以及电连接于所述第二n沟道型晶体管的所述第二端子上的所述第二p沟道型晶体管的第二端子，其中，所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子电连接于所述倒相器电路的输入端子上。
16.一种显示装置，其特征在于，具有栅极驱动器、源极驱动器以及连接于所述栅极驱动器、所述源极驱动器上的像素部，其中，所述源极驱动器包含移位寄存器电路和闩锁电路，所述栅极驱动器包含移位寄存器电路，所述源极驱动器的移位寄存器电路以及所述栅极驱动器的移位寄存器电路分别具有由第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管和倒相器电路构成的半导体电路，所述半导体电路具有输入第一输入信号的所述第一n沟道型晶体管的栅极端子及所述第一p沟道型晶体管的栅极端子；输入时序控制信号的所述第一p沟道型晶体管的第一端子；输入反相时序控制信号的所述第一n沟道型晶体管的第一端子；和所述第一n沟道型晶体管的第二端子、以及电连接于所述第一n沟道型晶体管的所述第二端子上的所述第一p沟道型晶体管的第二端子，其中，所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子电连接于所述倒相器电路的输入端子上，所述半导体电路还具有输入从所述倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时序控制信号的所述第二n沟道型晶体管的第一端子；输入所述反相时序控制信号的所述第二p沟道型晶体管的第一端子；和所述第二n沟道型晶体管的第二端子、以及电连接于所述第二n沟道型晶体管的第二端子上的所述第二p沟道型晶体管的第二端子，其中，所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子电连接于所述倒相器电路的输入端子上。
17.一种显示装置，其特征在于，具有栅极驱动器、源极驱动器以及连接于所述栅极驱动器、所述源极驱动器上的像素部，其中，所述源极驱动器包含移位寄存器电路和闩锁电路，所述栅极驱动器包含移位寄存器电路，所述源极驱动器的移位寄存器电路以及所述栅极驱动器的移位寄存器电路分别具有由第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管、第一倒相器电路、第三n沟道型晶体管、第三p沟道型晶体管、第四n沟道型晶体管、第四p沟道型晶体管和第二倒相器电路构成的多个半导体电路，所述半导体电路具有输入从所述第一倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时钟信号的所述第二p沟道型晶体管的第一端子；输入所述反相时钟信号的所述第二n沟道型晶体管的第一端子；和所述第二n沟道型晶体管的第二端子、以及电连接于所述第二n沟道型晶体管的第二端子上的所述第二p沟道型晶体管的第二端子，其中，所述第二n沟道型晶体管的第二端子、以及所述第二p沟道型晶体管的第二端子电连接于所述第一倒相器电路的输入端子上，所述半导体电路还具有输入所述第二输入信号的所述第三n沟道型晶体管的栅极端子及所述第三p沟道型晶体管的栅极端子；输入时钟信号的所述第三p沟道型晶体管的第一端子；输入反相时钟信号的所述第三n沟道型晶体管的第一端子；和所述第三n沟道型晶体管的第二端子、以及电连接于所述第三n沟道型晶体管的所述第二端子上的所述第三p沟道型晶体管的第二端子，其中，所述第三n沟道型晶体管的第二端子及所述第三p沟道型晶体管的第二端子电连接于所述第二倒相器电路的输入端子上，所述半导体电路还具有输入从所述第二倒相器电路的输出端子输出的第三信号的、所述第四n沟道型晶体管的栅极端子及所述第四p沟道型晶体管的栅极端子；输入所述时钟信号的所述第四n沟道型晶体管的第一端子；输入所述反相时钟信号的所述第四p沟道型晶体管的第一端子；和所述第四n沟道型晶体管的第二端子、以及电连接于所述第四n沟道型晶体管的所述第二端子上的所述第四p沟道型晶体管的第二端子，其中，所述第四n沟道型晶体管的第二端子及所述第四p沟道型晶体管的第二端子电连接于所述第二倒相器电路的输入端子上。
18.一种显示装置，其特征在于，具有栅极驱动器、源极驱动器以及连接于所述栅极驱动器、所述源极驱动器上的像素部，其中，所述源极驱动器包含移位寄存器电路和闩锁电路，所述栅极驱动器包含移位寄存器电路，所述源极驱动器的移位寄存器电路以及所述栅极驱动器的移位寄存器电路分别具有由第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管、第一倒相器电路、第三n沟道型晶体管、第三p沟道型晶体管、第四n沟道型晶体管、第四p沟道型晶体管和第二倒相器电路构成的多个半导体电路，所述半导体电路包括输入第一输入信号的所述第一n沟道型晶体管的栅极端子及所述第一p沟道型晶体管的栅极端子；输入时钟信号的所述第一p沟道型晶体管的第一端子；输入反相时钟信号的所述第一n沟道型晶体管的第一端子；和所述第一n沟道型晶体管的第二端子、以及电连接于所述第一n沟道型晶体管的所述第二端子上的所述第一p沟道型晶体管的第二端子，其中，所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子电连接于所述第一倒相器电路的输入端子上，所述半导体电路还具有输入从所述第一倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时钟信号的所述第二n沟道型晶体管的第一端子；输入所述反相时钟信号的所述第二p沟道型晶体管的第一端子；和所述第二n沟道型晶体管的第二端子、以及电连接于所述第二n沟道型晶体管的所述第二端子上的所述第二p沟道型晶体管的第二端子，其中，所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子电连接于所述第一倒相器电路的输入端子上，所述半导体电路还具有输入所述第二输入信号的所述第三n沟道型晶体管的栅极端子及所述第三p沟道型晶体管的栅极端子；输入时钟信号的所述第三n沟道型晶体管的第一端子；输入反相时钟信号的所述第三p沟道型晶体管的第一端子；和所述第三n沟道型晶体管的第二端子、以及电连接于所述第三n沟道型晶体管的所述第二端子上的所述第三p沟道型晶体管的第二端子，其中，所述第三n沟道型晶体管的第二端子及所述第三p沟道型晶体管的第二端子电连接于所述第二倒相器电路的输入端子上，所述半导体电路还具有输入从所述第二倒相器电路的输出端子输出的第三信号的、所述第四n沟道型晶体管的栅极端子及所述第四p沟道型晶体管的栅极端子；输入所述时钟信号的所述第四p沟道型晶体管的第一端子；输入所述反相时钟信号的所述第四n沟道型晶体管的第一端子；和所述第四n沟道型晶体管的第二端子、以及电连接于所述第四n沟道型晶体管的所述第二端子上的所述第四p沟道型晶体管的第二端子，其中，所述第四n沟道型晶体管的第二端子及所述第四p沟道型晶体管的第二端子电连接于所述第二倒相器电路的输入端子上。
19.如权利要求15所述的显示装置，其特征在于，所述n沟道型晶体管及所述p沟道型晶体管是在玻璃衬底上形成的。
20.如权利要求16所述的显示装置，其特征在于，所述n沟道型晶体管及所述p沟道型晶体管是在玻璃衬底上形成的。
21.如权利要求17所述的显示装置，其特征在于，所述n沟道型晶体管及所述p沟道型晶体管是由在玻璃衬底上形成的薄膜晶体管构成的。
22.如权利要求18所述的显示装置，其特征在于，所述n沟道型晶体管及所述p沟道型晶体管是由在玻璃衬底上形成的薄膜晶体管构成的。
23.如权利要求15所述的显示装置，其特征在于，所述n沟道型晶体管及所述p沟道型晶体管是在单晶衬底上形成的。
24.如权利要求16所述的显示装置，其特征在于，所述n沟道型晶体管及所述p沟道型晶体管是在单晶衬底上形成的。
25.如权利要求17所述的显示装置，其特征在于，所述n沟道型晶体管及所述p沟道型晶体管是在单晶衬底上形成的。
26.如权利要求18所述的显示装置，其特征在于，所述n沟道型晶体管及所述p沟道型晶体管是在单晶衬底上形成的。
27.如权利要求15所述的显示装置，其特征在于，所述显示装置采用液晶或OLED元件。
28.如权利要求16所述的显示装置，其特征在于，所述显示装置采用液晶或OLED元件。
29.如权利要求17所述的显示装置，其特征在于，所述显示装置采用液晶或OLED元件。
30.如权利要求18所述的显示装置，其特征在于，所述显示装置采用液晶或OLED元件。
31.一种电子设备，其特征在于，具有显示面板，其配备栅极驱动器、源极驱动器以及连接于所述栅极驱动器、所述源极驱动器上的像素部，其中，所述源极驱动器包含移位寄存器电路和闩锁电路，所述栅极驱动器包含移位寄存器电路，所述源极驱动器的移位寄存器电路和闩锁电路以及所述栅极驱动器的移位寄存器电路分别具有由第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管和倒相器电路构成的半导体电路，所述半导体电路具有输入第一输入信号的所述第一n沟道型晶体管的栅极端子及所述第一p沟道型晶体管的栅极端子；输入时序控制信号的所述第一n沟道型晶体管的第一端子；输入反相时序控制信号的所述第一p沟道型晶体管的第一端子；和所述第一n沟道型晶体管的第二端子、以及电连接于所述第一n沟道型晶体管的所述第二端子上的所述第一p沟道型晶体管的第二端子，其中，所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子电连接于所述倒相器电路的输入端子上，所述半导体电路还具有输入从所述倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时序控制信号的所述第二p沟道型晶体管的第一端子；输入所述反相时序控制信号的所述第二n沟道型晶体管的第一端子；和所述第二n沟道型晶体管的第二端子、以及电连接于所述第二n沟道型晶体管的所述第二端子上的所述第二p沟道型晶体管的第二端子，其中，所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子电连接于所述倒相器电路的输入端子上。
32.一种电子设备，其特征在于，具有显示面板，其配备栅极驱动器、源极驱动器以及连接于所述栅极驱动器、所述源极驱动器上的像素部，其中，所述源极驱动器包含移位寄存器电路和闩锁电路，所述栅极驱动器包含移位寄存器电路，所述源极驱动器的移位寄存器电路以及所述栅极驱动器的移位寄存器电路分别具有由第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管和倒相器电路构成的半导体电路，所述半导体电路包括输入第一输入信号的所述第一n沟道型晶体管的栅极端子及所述第一p沟道型晶体管的栅极端子；输入时序控制信号的所述第一p沟道型晶体管的第一端子；输入反相时序控制信号的所述第一n沟道型晶体管的第一端子；和所述第一n沟道型晶体管的第二端子、以及电连接于所述第一n沟道型晶体管的所述第二端子上的所述第一p沟道型晶体管的第二端子，其中，所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子电连接于所述倒相器电路的输入端子上，所述半导体电路还具有输入从所述倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时序控制信号的所述第二n沟道型晶体管的第一端子；输入所述反相时序控制信号的所述第二p沟道型晶体管的第一端子；和所述第二n沟道型晶体管的第二端子、以及电连接于所述第二n沟道型晶体管的所述第二端子上的所述第二p沟道型晶体管的第二端子，其中，所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子电连接于所述倒相器电路的输入端子上。
33.一种电子设备，其特征在于，具有显示面板，其配备栅极驱动器、源极驱动器以及连接于所述栅极驱动器、所述源极驱动器上的像素部，其中，所述源极驱动器包含移位寄存器电路和闩锁电路，所述栅极驱动器包含移位寄存器电路，所述源极驱动器的移位寄存器电路以及所述栅极驱动器的移位寄存器电路分别具有由第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管、第一倒相器电路、第三n沟道型晶体管、第三p沟道型晶体管、第四n沟道型晶体管、第四p沟道型晶体管和第二倒相器电路构成的多个半导体电路，所述半导体电路包括输入第一输入信号的所述第一n沟道型晶体管的栅极端子及所述第一p沟道型晶体管的栅极端子；输入时钟信号的所述第一n沟道型晶体管的第一端子；输入反相时钟信号的所述第一p沟道型晶体管的第一端子；和所述第一n沟道型晶体管的第二端子、以及电连接于所述第一n沟道型晶体管的所述第二端子上的所述第一p沟道型晶体管的第二端子，其中，所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子电连接于所述第一倒相器电路的输入端子上，所述半导体电路还具有输入从所述第一倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时钟信号的所述第二p沟道型晶体管的第一端子；输入所述反相时钟信号的所述第二n沟道型晶体管的第一端子；和所述第二n沟道型晶体管的第二端子、以及电连接于所述第二n沟道型晶体管的所述第二端子上的所述第二p沟道型晶体管的第二端子，其中，所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子电连接于所述第一倒相器电路的输入端子上，所述半导体电路还具有输入所述第二输入信号的所述第三n沟道型晶体管的栅极端子及所述第三p沟道型晶体管的栅极端子；输入时钟信号的所述第三p沟道型晶体管的第一端子；输入反相时钟信号的所述第三n沟道型晶体管的第一端子；和相互电连接的所述第三n沟道型晶体管的第二端子及所述第三p沟道型晶体管的第二端子，其中，所述第三n沟道型晶体管的第二端子及所述第三p沟道型晶体管的第二端子电连接于所述第二倒相器电路的输入端子上，所述半导体电路还具有输入从所述第二倒相器电路的输出端子输出的第三信号的、所述第四n沟道型晶体管的栅极端子及所述第四p沟道型晶体管的栅极端子；输入所述时钟信号的所述第四n沟道型晶体管的第一端子；输入所述反相时钟信号的所述第四p沟道型晶体管的第一端子；和所述第四n沟道型晶体管的第二端子、以及电连接于所述第四n沟道型晶体管的所述第二端子上的所述第四p沟道型晶体管的第二端子，其中，所述第四n沟道型晶体管的第二端子及所述第四p沟道型晶体管的第二端子电连接于所述第二倒相器电路的输入端子上。
34.一种电子设备，其特征在于，具有显示面板，其配备栅极驱动器、源极驱动器以及连接于所述栅极驱动器、所述源极驱动器上的像素部，其中，所述源极驱动器包含移位寄存器电路和闩锁电路，所述栅极驱动器包含移位寄存器电路，所述源极驱动器的移位寄存器电路以及所述栅极驱动器的移位寄存器电路分别具有由第一n沟道型晶体管、第一p沟道型晶体管、第二n沟道型晶体管、第二p沟道型晶体管、第一倒相器电路、第三n沟道型晶体管、第三p沟道型晶体管、第四n沟道型晶体管、第四p沟道型晶体管和第二倒相器电路构成的多个半导体电路，所述半导体电路具有输入第一输入信号的所述第一n沟道型晶体管的栅极端子及所述第一p沟道型晶体管的栅极端子；输入时钟信号的所述第一p沟道型晶体管的第一端子；输入反相时钟信号的所述第一n沟道型晶体管的第一端子；和所述第一n沟道型晶体管的第二端子、以及电连接于所述第一n沟道型晶体管的所述第二端子上的所述第一p沟道型晶体管的第二端子，其中，所述第一n沟道型晶体管的第二端子及所述第一p沟道型晶体管的第二端子电连接于所述第一倒相器电路的输入端子上，所述半导体电路还具有输入从所述第一倒相器电路的输出端子输出的第二信号的、所述第二n沟道型晶体管的栅极端子及所述第二p沟道型晶体管的栅极端子；输入所述时钟信号的所述第二n沟道型晶体管的第一端子；输入所述反相时钟信号的所述第二p沟道型晶体管的第一端子；和所述第二n沟道型晶体管的第二端子、以及电连接于所述第二n沟道型晶体管的所述第二端子上的所述第二p沟道型晶体管的第二端子，其中，所述第二n沟道型晶体管的第二端子及所述第二p沟道型晶体管的第二端子电连接于所述第一倒相器电路的输入端子上，所述半导体电路还具有输入所述第二输入信号的所述第三n沟道型晶体管的栅极端子及所述第三p沟道型晶体管的栅极端子；输入时钟信号的所述第三n沟道型晶体管的第一端子；输入反相时钟信号的所述第三p沟道型晶体管的第一端子；和所述第三n沟道型晶体管的第二端子、以及电连接于所述第三n沟道型晶体管的所述第二端子上的所述第三p沟道型晶体管的第二端子，其中，所述第三n沟道型晶体管的第二端子及所述第三p沟道型晶体管的第二端子电连接于所述第二倒相器电路的输入端子上，所述半导体电路还具有输入从所述第二倒相器电路的输出端子输出的第三信号的、所述第四n沟道型晶体管的栅极端子及所述第四p沟道型晶体管的栅极端子；输入所述时钟信号的所述第四p沟道晶体管的第一端子；输入所述反相时钟信号的所述第四n沟道型晶体管的第一端子；和所述第四n沟道型晶体管的第二端子、以及电连接于所述第四n沟道型晶体管的所述第二端子上的所述第四p沟道型晶体管的第二端子，其中，所述第四n沟道型晶体管的第二端子及所述第四p沟道型晶体管的第二端子电连接于所述第二倒相器电路的输入端子上。
35.如权利要求31所述的电子设备，其特征在于，所述显示面板采用液晶或OLED元件。
36.如权利要求32所述的电子设备，其特征在于，所述显示面板采用液晶或OLED元件。
37.如权利要求33所述的电子设备，其特征在于，所述显示面板采用液晶或OLED元件。
38.如权利要求34所述的电子设备，其特征在于，所述显示面板采用液晶或OLED元件。
39.如权利要求31所述的电子设备，其特征在于，所述电子设备为电视接收机、摄像机、数字照相机、护目镜式显示器、导航系统、声音再生装置、计算机、游戏机、移动电脑、便携式电话、便携式游戏机、电子图书、图像再生装置。
40.如权利要求32所述的电子设备，其特征在于，所述电子设备为电视接收机、摄像机、数字照相机、护目镜式显示器、导航系统、声音再生装置、计算机、游戏机、移动电脑、便携式电话、便携式游戏机、电子图书、图像再生装置。
41.如权利要求33所述的电子设备，其特征在于，所述电子设备为电视接收机、摄像机、数字照相机、护目镜式显示器、导航系统、声音再生装置、计算机、游戏机、移动电脑、便携式电话、便携式游戏机、电子图书、图像再生装置。
42.如权利要求34所述的电子设备，其特征在于，所述电子设备为电视接收机、摄像机、数字照相机、护目镜式显示器、导航系统、声音再生装置、计算机、游戏机、移动电脑、便携式电话、便携式游戏机、电子图书、图像再生装置。
全文摘要
本发明提供一种具有D型触发器的半导体电路以及显示装置和具有该显示装置的电子设备。在本发明中，代替现有的D型触发器内晶体管数量占8个的2个钟控倒相器，而使用2个n沟道型晶体管和p沟道型晶体管，从而削减了晶体管数量。
文档编号G09G3/20GK1832171SQ2005101217
公开日2006年9月13日 申请日期2005年12月2日 优先权日2004年12月3日
发明者长塚修平 申请人:株式会社半导体能源研究所