移位寄存器及利用它的栅极驱动电路的制作方法

专利名称：移位寄存器及利用它的栅极驱动电路的制作方法
技术领域：
本发明涉及一种移位寄存器及利用它的显示装置的栅极驱动电路，更为详细地，涉及一种能够对应于显示装置的屏幕上下翻转的情况而调节扫描方向的移位寄存器及利用该移位寄存器的显示装置的栅极驱动电路。
背景技术：
最近，适用于便携式终端的显示装置有时需要根据使用者的意愿而反转显示显示屏幕的位置即上下左右。此时，需要将显示装置的栅极驱动电路设计成改变扫描方向而输出的结构。以往的移位寄存器如韩国发明专利10-1020627号包括多个薄膜晶体管。图1是显示以往的能够调节扫描方向的移位寄存器之间的连接关系的栅极驱动电路方框图。图2是显示图1中用方框显示的以往移位寄存器的一个示例的详细电路图。参照图2，以往的移位寄存器包括:用于接收需要移位的输入信号的输入部1、用于改善输出端的断开特性的反相器部2、用于向栅极线输出扫描输入信号的输出部3及复位部4。所述输入部I接收脉冲输入信号并将该信号传递到P节点(升压节点)上，所述反相器部2使从输入部传递到P节点的信号反相后向X节点输出反相信号。但是，以往的移位寄存器由于构成反相器部2的TFT (Tb)通过偏压(Vbias)始终保持接通(Turn on)状态，因此使X节点的电压反相为与P节点的电压相反的电压有一定的局限性。于是，为了补偿不足的TFT驱动能力，并确保可靠性，以往的反相器在具有TFT(Tb、Tc)的基础上进一步具有两个TFT (TD、T1),从而由四个TFT构成，并增加LVGL信号而提高
可靠性。如此，以往的移位寄存器需要设置有用于改善断开特性的多个薄膜晶体管及附加电平的信号线。这将导致面板的死区(dead space)变宽的问题和需要修正驱动IC的问题。进一步，最近的栅极驱动电路的移位寄存器进一步设置有根据显示屏幕的旋转改变对栅极线的信号施加顺序的双向驱动功能。为此，如图1和图2所示，以往的移位寄存器需要由四个薄膜晶体管(Tb、Tbr、Tf、Tfr)构成的扫描方向调节部50。如此，随着为了改变对栅极线的信号施加顺序而增加晶体管的数量，在以往的移位寄存器中，上述以往的问题更加严重。

发明内容
本发明的目的是提供一种移位寄存器及利用它的栅极驱动电路(Shift Registerand Gate Driving Circuit Using the Same),该移位寄存器及利用它的栅极驱动电路通过与时钟信号的耦合控制反相器部，从而具有优异的工作可靠性。
本发明的另一目的是提供一种移位寄存器及利用它的栅极驱动电路，该移位寄存器及利用它的栅极驱动电路具有只改变输入部和复位部的信号连接状态，无需增加TFT也能够实现双向扫描及复位的输入部。本发明的另一目的是提供一种能够最大限度地降低TFT的变劣的移位寄存器及利用它的栅极驱动电路。本发明的另一目的是提供一种能够从驱动开始即稳定的移位寄存器及利用它的栅极驱动电路。本发明的上述目的及其它目的，通过本发明的移位寄存器及利用它的栅极驱动电路均能实现。本发明的栅极驱动电路包括多个移位寄存器，为了向显示装置的多个栅极线供给扫描信号，依次连接在各栅极线。本发明的优选实施例的移位寄存器的特征在于，包括:输入部，通过所述移位寄存器的前端或后端的移位寄存器的输出信号，将具有栅极高电压(VGH)或栅极低电压(VGL)的方向输入信号输出于第一节点；反相器部，连接于所述第一节点以产生对所述第一节点的信号的反相信号并向第二节点输出；及输出部，由连接于所述第一节点且通过所述第一节点的信号激活输出时钟信号并以输出信号向相应的栅极线输出的上拉部及通过所述第二节点的信号激活下拉输出信号而输出的下拉部构成，所述反相器部通过与控制时钟信号的耦合来受到控制。优选实施例的所述输入部包括:第一开关元件，栅极接收所述前端的移位寄存器的输出信号，漏极接收具有所述栅极高电压或栅极低电压的方向输入信号，源极连接于所述第一节点；及第二开关元件，栅极接收所述后端的移位寄存器的输出信号，漏极与所述第一开关元件相反地接收具有栅极低电压或栅极高电压的方向输入信号，源极连接于所述第一节点。优选实施例的所述反相器部包括:第一开关元件，栅极通过电容接收所述控制时钟信号，漏极接收所述控制时钟信号，源极连接于所述第二节点；第二开关元件，栅极连接于所述第一节点，漏极连接于所述第二节点，源极连接于基准电压端；及第三开关元件，栅极连接于所述第一节点，漏极连接于所述第一开关元件的栅极，源极连接于基准电压端。另一优选实施例的所述反相器部包括:第一开关元件，栅极通过电容接收所述控制时钟信号，漏极接收偏压信号，源极连接于所述第二节点；第二开关元件，栅极连接于所述第一节点，漏极连接于所述第二节点，源极连接于基准电压端；及第三开关元件，栅极连接于所述第一节点，漏极连接于所述第一开关元件的栅极，源极连接于基准电压端。本发明的另一优选实施例的移位寄存器进一步包括:稳定部，通过栅极启动脉冲提升第二节点的电压。优选实施例的所述稳定部包括:开关元件，栅极接收所述栅极启动脉冲，漏极接收所述偏压信号，源极连接于所述第二节点。本发明的又一优选实施例的移位寄存器进一步包括:复位辅助部，当有具有栅极低电压的方向输入信号输入时，提升第二节点的电压，以使移位寄存器复位。
优选实施例的所述复位辅助部包括:第一开关元件，栅极接收所述后端的移位寄存器的输出信号，漏极接收具有所述栅极高电压或栅极低电压的方向输入信号，源极连接于所述第二节点；及第二开关元件，栅极接收所述前端的移位寄存器的输出信号，漏极接收与所述第一开关元件相反地具有栅极低电压或栅极高电压的方向输入信号，源极连接于所述第二节点。本发明的另一优选实施例的移位寄存器进一步包括:摆动部，通过时钟信号周期性地降低第二节点的电压。优选实施例的所述摆动部包括:开关元件，栅极接收摆动时钟信号，漏极连接于所述第二节点，源极连接于基准电压端。如上所述的本发明的移位寄存器，在正向驱动时，栅极启动脉冲(STP)作为第一个移位寄存器的前端移位寄存器的输出信号来供给，从而依次驱动第一个移位寄存器到最后一个移位寄存器。而且在反向驱动时，栅极启动脉冲作为最后一个移位寄存器的后端移位寄存器的输出信号来供给，从而依次驱动最后一个移位寄存器到第一个移位寄存器。因此无需以往的扫描方向调节部也能够实现由于显示面板的上下翻转所致的屏幕转换，即能够进行双向驱动。本发明通过改变输入部的连接信号状态，从而具有即时没有以往的扫描方向调节部也能够进行双向驱动(b1-direction),同时能够进行复位的效果。而且具有通过与时钟信号的耦合，使反相器部完全反相的效果。本发明具有最大限度地减少驱动所需TFT及信号，且最大限度地降低TFT的变劣，而且提供从驱动开始即稳定的移位寄存器的效果。


图1是以往可调节扫描方向的栅极驱动电路的方框图。图2是表不以往移位寄存器的一例的详细电路图。图3是本发明一实施例的栅极驱动电路的方框图。图4是表示双向驱动的液晶面板的图。图5是本发明的实施例1的移位寄存器的详细电路图。图6是在采用图5的移位寄存器的栅极驱动电路被设置为双式情况下的正向时序图。图7是在采用图5的移位寄存器的栅极驱动电路被设置为双式情况下的反向时序图。图8是本发明的实施例2的移位寄存器的详细电路图。图9是在本发明的基本移位寄存器中的P节点及X节点的时序图。图10是本发明的实施例3的移位寄存器的详细电路图。图11是在具备稳定部的移位寄存器中的P节点及X节点的时序图。图12是采用图10的移位寄存器的栅极驱动电路的方框图。图13是本发明的实施例4的移位寄存器的详细电路图。图14是采用图13的移位寄存器的栅极驱动电路的方框图。图15是在具备复位辅助部的移位寄存器中的P节点及X节点的时序图。
图16是本发明的实施例5的移位寄存器的详细电路图。图17是本发明的实施例6的移位寄存器的详细电路图。图18是在具备摆动部的移位寄存器中的P节点及X节点的时序图。图19是本发明的实施例7的移位寄存器的详细电路图。图20是图示采用本发明的移位寄存器的单式栅极驱动电路的P-节点，X-节点及输出波形的模拟结果的曲线图。图21是图示采用本发明的移位寄存器的双式栅极驱动电路的P-节点，X-节点及输出波形的模拟结果的曲线图。
具体实施例方式本发明的移位寄存器为了向显示装置的多个栅极线供给扫描信号，依次连接在各栅极线。采用移位寄存器的栅极驱动电路配置在显示面板两侧的非显示区域里，并且以奇数(1、3、5…)和偶数(2、4、6…)分别驱动各栅极线时称为双式，所述栅极驱动电路配置于显示面板一侧的非显示区域里，并且驱动所述各栅极线时称为单式。此外，在依次连接的移位寄存器的前后分别设置有虚拟移位寄存器。虚拟移位寄存器具有与移位寄存器同样的结构，当正向驱动时，虚拟移位寄存器(正向自杀(ForwardSuicide))的输出使最后移位寄存器复位，当反向驱动时，虚拟移位寄存器(反向自杀(Backward Suicide))的输出使第一个移位寄存器复位,而且虚拟移位寄存器的输出并不影响显示区域。图3所示的栅极驱动电路表示在双式栅极驱动电路中用于驱动奇数线的一侧栅极驱动电路的结构，其中头两个及最后两个为虚拟移位寄存器。各移位寄存器被施加正向输入信号FW及反向输入 信号BW。正向输入信号FW在正向驱动时为栅极高电压VGH，在反向驱动时为栅极低电压VGL。相反,反向输入信号BW在正向驱动时为栅极低电压VGL,在反向驱动时为栅极高电压VGH。此外,两个时钟信号CLK1、CLK3用作反相器部控制用时钟信号及输出时钟信号。例如，奇数(1、5、9…)移位寄存器将时钟信号CLKl用作输出，并为了控制移位寄存器的反相器部而使用时钟信号CLK3。偶数移位寄存器(3、7、11...)将时钟信号CLK3作为输出来使用，并为了控制反相器部而使用时钟信号CLKl。在被构成为单式的情况下，同样也被施加正向输入信号FW及反向输入信号BW,并且为了控制反相器部和输出，使用彼此间具有180度相位差的两个时钟信号CLK、CLKB。例如，奇数(1、3、5…)移位寄存器将时钟信号CLK用作输出，并为了控制移位寄存器的反相器部而使用时钟信号CLKB。相反，偶数移位寄存器(2、4、6…)将时钟信号CLKB用作输出，并为了控制反相器部而使用时钟信号CLK。这种栅极驱动电路在正向驱动时，以栅极启动脉冲STV被供给到第一个虚拟移位寄存器并驱动第一个虚拟移位寄存器，并且第一个虚拟移位寄存器的输出驱动第二个虚拟移位寄存器的方式依次驱动第一个移位寄存器SR1到最后一个移位寄存器SRm，并如图44的(a)所示输出屏幕。此外，当显示面板上下翻转并反向驱动时，以栅极启动脉冲驱动最后一个虚拟移位寄存器，并且最后一个虚拟移位寄存器的输出驱动倒数第二个虚拟移位寄存器Siv1的方式依次驱动最后一个移位寄存器SRm到第一个移位寄存器SR115因此，如图44的(b)所示，即使显示面板上下翻转，图像也不会颠倒，与图44的(a)同样地输出。图5是表示使用于图3的栅极驱动电路中的本发明移位寄存器的实施例1。下面参照实施例1说明本发明的移位寄存器的结构。一、输入部本发明的输入部10根据前端移位寄存器的输出信号接收正向输入信号FW,根据后端移位寄存器的输出信号接收反向输入信号BW。正向输入信号FW在正向驱动时为栅极高电压VGH，在反向驱动时为栅极低电压VGL0相反，反向输入信号BW在正向驱动时为栅极低电压VGL,在反向驱动时为栅极高电压VGH。输入部10将其输入信号传递给连接于输出端Gout (N)的P节点(也称为自举节点(bootstrap node))。这种输入部10可由如图5所示的两个开关元件Tl、T2构成。在Tl中，栅极接收所述前端的移位寄存器的输出信号，漏极接收正向输入信号，源极连接于P节点。在T2中，栅极接收所述后端的移位寄存器的输出信号，漏极接收反向输入信号，源极连接于P节点。本发明的输入部10与以往的结构(参照图2)相比时，通过只改变信号线，即可去除由四个薄膜晶体管Tb、Tbr、Tf、Tfr构成的扫描方向调节部5。此外在正向驱动时，可采用通过T2供给的BW输入信号，使由于通过Tl供给的输入信号而上升的P节点的电压重新复位(在反向驱动时为相反)。由此，本发明的输入部10也担当以往的复位部4的作用，所以也可以解除以往的复位部4。因此，通过本发明的输入部10，本发明的电路结构比以往更加简单，而且能够减少死区。另外，在栅极驱动电路配置于显示面板上的左右两侧，并且将各栅极线分为奇数和偶数而驱动的双式结构的情况下，假如本电路为第N次移位寄存器，那么前端移位寄存器的输出信号为第N-2个移位寄存器的输出信号Gout (N-2),后端移位寄存器的输出信号为第N+2个移位寄存器的输出信号Gout (N+2)。与上述双式不同地，在栅极驱动电路只配置在显示面板上的其中一侧的单式结构的情况下，第N个移位寄存器的前端移位寄存器的输出信号为第N-1个移位寄存器的输出信号Gout (N-1),后端移位寄存器的输出信号为第N+1个移位寄存器的输出信号Gout(N+1)。而且第一个虚拟移位寄存器的前端移位寄存器的输出信号和最后一个虚拟移位寄存器的后端移位寄存器的输出信号成为栅极启动脉冲STP。二、反相器部反相器部起到对P节点的信号产生反相信号并向X节点输出的作用。基本上由当P节点的电压上升时被驱动而降低X节点电压的TFT (T4)和当P节点的电压下降时被驱动而提升X节点电压的TFT (T3)构成。因此，在栅极高电压VGH输入信号被输入而使P节点的电压上升且驱动移位寄存器的期间，T3应成为断开状态，而且当通过栅极低电压VGL输入信号，P节点的电压复位而下降时，T3应接通，从而提升X节点的电压。
但是由于移位寄存器的TFT只使用N型TFT，所以无法实现对输入信号完全的反相。因此需要有使得T3接通/断开的方法。以往采用的方法是在T3的前端增加一个反相器或连接时钟信号而进行接通/断开的方式。然而在前端增加的反相器也不能进行完全的反相，因此无法完全地控制反相器部。而且在直接连接时钟信号的情况下，由于信号的定时(timing)是固定的，因此存在需要增加在移位寄存器中使用的时钟信号的数量的缺点。于是在本发明中，反相器部通过与时钟信号的耦合来受到控制。所谓反相器部通过与时钟信号的耦合来受到控制是指:当T3的栅极端的信号与所输入的控制时钟信号同步时，T3接通，而当T3的栅极端的信号与所输入的时钟信号不同步时，T3不接通。为了上述耦合，本发明设计成，T3的栅极通过电容C2接收时钟信号。而且在耦合时，T3的栅极需要维持浮动状态，并且在移位寄存器的驱动期间(即，从移位寄存器被施加栅极高电压并开始工作到被施加栅极低电压而复位为止的期间)始终要维持OFF状态。为此，如图5所示，本发明的反相器部可构成为包括三个开关元件T3、T4、T5。S卩，Τ3的栅极通过电容接收控制时钟信号CLK3，漏极接收外部电压(在图5中为时钟信号CLK3)，源极连接于X节点。Τ4的栅极连接于P节点，漏极连接于X节点，源极连接于基准电压端VGL。Τ5的栅极连接于P节点，漏极连接于Τ3的栅极，源极连接于基准电压端 VGL。在图2中的以往反相器部2为了确保可靠性使用了四个TFT和LVGL信号，但是本发明的反相器部20通过与控制时钟信号的耦合来受到控制，由此使用三个TFT和一个电容可实现所需要的特性，特别是由于无需使用LVGL信号，因此是比以往非常优异的结构。三、输出部本发明的输出部30与图2所示的以往输出部3相同，因此简单说明其组成及功倉泛。输出部30连接于P节点及X节点。输出部30由与输出时钟信号同步并将P节点的信号作为上拉输出信号来输出的上拉部及通过X节点信号输出下拉输出信号的下拉部构成。上拉部包括TFT (Τ6)。TFT (Τ6)的栅极连接于P节点，漏极接收输出时钟信号CLKI，源极连接于同P节点连接的输出端Gout (N )。在T6的栅极和源极之间可具备电容Cl，Cl可与输出时钟信号同步并引起自举(Bootstrap)现象，而且能够改善输出端Gout (N)上的输出特性。下拉部包括TFT (T7、T8)。T7的栅极连接于X节点，漏极连接于输出端Gout(N)，源极连接于基准电压端VGL。T8的栅极连接于X节点，漏极连接于P节点，源极连接于基准电压端VGL。下拉部的TFT (T7、T8)也可称为在P节点复位期间，将P节点及输出端N Gout的电压状态持续维持在基准电压VGL状态的稳定化元件。四、时钟信号在图5中，输出时钟信号CLKl及控制时钟信号CLK3是每4H周期以高电平VGH摆动的信号，CLKl是比CLK3先行2H的信号。其中，IH指的是时钟信号的脉冲幅度，其以I帧时间(I/频率)/栅极线数计算。本发明的移位寄存器在上述结构基础上可以多种形态实现，下面参照实施例广7进行说明。实施例1( I)结构再次参照图5所示的本发明的移位寄存器的实施例1的结构，实施例1具体由以下八个开关元件(TFT:Tf T8)构成。第一开关元件Tl的栅极连接于前端的移位寄存器N-2或N-1的输出端，漏极接收正向(FW)输入信号，源极连接于P节点。在正向驱动时，正向的方向输入信号具有VGH，在反向驱动时具有VGL。第二开关元件T2的栅极连接于后端的移位寄存器N+2或N+1的输出端，漏极接收反向(BW)的方向输入信号,源极连接于P节点。在正向驱动时，反向的方向输入信号具有VGL，在反向驱动时具有VGH。第三开关元件T3的栅极通过电容接收控制时钟信号CLK3或CLKl，漏极接收控制时钟信号CLK3或CLKl，源极连接于X节点。第四开关元件T4的栅极连接于P节点，漏极连接于X节点，源极连接于基准电压端 VGL。第五开关元件T5的栅极连接于P节点，漏极连接于所述第三开关元件T3的栅极，源极连接于基准电压端。第六开关元件T6的栅极连接于P节点，漏极接收输出时钟信号(与控制时钟信号不同的时钟信号，即CLKl或CLK3)，源极连接于输出端。第七开关元件T7的栅极连接于X节点，漏极连接于输出端，源极连接于基准电压端 VGL。第八开关元件T8的栅极连接于X节点，漏极连接于P节点，源极连接于基准电压端 VGL。所述T1、T2相当于输入端10，Τ3 Τ5相当于反相器部20，Τ6 Τ8相当于输出部30。(2)工作I)正向驱动将实施例1在正向驱动时的工作说明如下。当对第N个移位寄存器的Tl的栅极施加前端移位寄存器Ν-2或N-1的输出信号时，Tl接通，并向P节点输入VGH的正向(FW)输入信号。通过VGH输入信号，P节点的电压上升，并且接通Τ4、Τ5和Τ6。通过Τ5的接通，Τ3的栅极电压下降为VGL，T3被断开。而且，通过T4的接通，X节点的电压下降为VGL。随着X节点的电压下降为VGL，T7及T8被断开。在输入信号进入后，Tl断开，P节点维持电压并维持浮动(floating)状态。T6也在与P节点相同的时间段内维持接通(ON)状态后，当有输出时钟信号CLKl输入时，向输出端Gout (N)输出输出时钟信号的波形。该输出信号为了使前端移位寄存器复位(reset)而输入至前端移位寄存器的T2，同时为了驱动后端移位寄存器而输入至后端移位寄存器的Tl。当所述输出信号输入至后端移位寄存器的Tl时，后端移位寄存器同样地以与上述动作相同的动作进行驱动，当输出时钟信号CLK3输入至后端移位寄存器的T6时，输出的信号为了使第N个移位寄存器复位(reset)而输入至第N个移位寄存器的T2。当后端移位寄存器的输出信号施加到T2的栅极时，T2被接通，VGL的反向(BW)输入信号输入至P节点。当P节点通过BW输入信号复位，从而其电压下降为VGL水准时，T4、T5和Τ6断开。通过Τ5的断开，Τ3的栅极成为浮动状态，此时若施加控制时钟信号CLK3，T3的栅极与控制时钟信号耦合，且其电压上升到VGH水准以接通T3。当T3接通时，控制时钟信号CLK3施加到X节点，从而X节点的电压上升。当X节点的电压上升为VGH，TFT (T7、T8)接通，并且P节点和输出信号Gout (N)的电压维持VGL。2)反向驱动将实施例1在反向驱动时的工作说明如下。与正向驱动不同地，当后端移位寄存器Ν+2或Ν+1先驱动，且其输出信号施加到Τ2的栅极时，Τ2被接通，VGH的反向(BW)输入信号输入至P节点。从输入BW输入信号到输出输出信号为止的工作与上述正向驱动相同。但与正向驱动的区别在于，在反向驱动时，与正向驱动不同地，第N个移位寄存器的输出信号作为前端移位寄存器的驱动信号来使用，并且作为后端移位寄存器的复位信号来使用。当前端移位寄存器Ν-2或N-1的输出信号施加到第N个移位寄存器的Tl的栅极，Tl被接通，VGL的FW输入信号输入至P节点时，第N个移位寄存器复位。通过FW输入信号的输入而进行复位的动作与正向驱动相同。通过图6及图7的时序图确认以上说明的本发明的移位寄存器的动作如下。图6是在采用图5所示移位寄存器的栅极驱动电路设置在显示面板两侧的双式情况下的正向时序图，在奇数移位寄存器中，如上将时钟信号CLK1、CLK3作为输出和反相器部控制时钟信号来使用；在偶数移位寄存器中，将时钟信号CLK2、CLK4作为输出和反相器部控制时钟信号来使用。在正向驱动时，如图6所示，根据在STP (开始信号)之后依次输入的时钟信号CLK1、CLK2、CLK3、CLK4，按第一个栅极线开始到最后一个栅极线的顺序输出输出信号Gout1、Gout2、Gout3、Gout40在反向驱动时，如图7所示，在STP (开始信号)之后以时钟信号CLK4为首依次输入时钟信号CLK3、CLK2、CLK1。随之，栅极驱动电路按最后一个栅极线到第一个栅极线的顺序输出输出信号 Gout800、Gout799、Gout798、Gout797。在有移位寄存器的输出(Gout)之前存在四个虚拟时钟信号的理由是，在双向驱动时，需要驱动如图3所示位于依次连接的移位寄存器的最前和最后的两段虚拟移位寄存器。实施例2图8图示了本发明的实施例2的移位寄存器的详细电路图。在实施例2中，输入部10和输出部30的结构与实施例1相同，而区别在于反相器部。即，与实施例1的反相器部20不同地，在实施例2的反相器部21中，向T3的漏极输入偏压VBIAS以取代控制时钟信号CLK3。在实施例1中，X节点的高电压始终具有VGH电压，但在实施例2中，可通过偏压调节X节点的高电压，从而可减少T7及T8承受的压力。
实施例2的工作与实施例1的工作相同，因此省略对其的详细说明。在双式栅极驱动电路中将用于驱动奇数线的一侧栅极驱动电路的移位寄存器构成为如实施例1和实施例2所示时,X节点和P节点的时序图如图9所示。如图9所示，当通过反相器部,P节点的电压上升时，X节点的电压下降，而且在复位以后，P节点维持VGL电压，X节点通过时钟信号维持电压上升的状态。实施例3图10图示了本发明的实施例3的移位寄存器的详细电路图。实施例3在实施例2的基础上进一步包括通过栅极启动脉冲STP提升X节点的电压的稳定部40。稳定部例如可由开关元件T9构成，其中栅极接收所述栅极启动脉冲，漏极接收所述偏压信号，源极连接于所述X节点。如图11的时序图所示，通过稳定部40，各移位寄存器在驱动初期，其中X节点的电压具有高电平，并且T7和T8被接通。随之，P节点及输出端的电压稳定为基准电压状态，从而能够阻断在第一帧中产生异常驱动的可能性。然而，如图12所示，施加到稳定部的STP信号不会施加到虚拟移位寄存器。这是因为若以STP信号复位通过接收STP信号来驱动的头两个虚拟移位寄存器，则会导致输入和复位时间重叠而无法正常驱动。在实施例3中，在移位寄存器开始驱动时X节点的电压为高电平，而且除了 T7和T8为接通状态之外，其工作与实施例1及实施例2相同，因此省略对其的详细说明。实施例4图13图示了本发明的实施例4的移位寄存器的详细电路图。在实施例4中，输入部10和输出部30的结构与实施例1至3相同，而区别在于反相器部。S卩，实施例4的反相器部22与实施例1至3的反相器部20、21不同地，由与输出用的输出时钟信号CLKl或CLK3同样的时钟信号控制反相器部。在实施例1至3的移位寄存器中，若在复位状态下向T6施加时钟信号CLK1，则会使P节点耦合而产生纹波(ripple)，并且由于该纹波，T4驱动，并有可能泄漏X节点的电压。但在实施例4中，由于通过同样的时钟信号CLKl或CLK3控制T3，因此在产生纹波时，T3被接通，并将X节点的电压提升至高电平，因此可进一步提高可靠性及稳定性。而且如图14图示，各移位寄存器只需一个时钟信号CLKl或CLK3可进行输出及反相器部的控制，因此具有电路结构更加简单的优点。也可将实施例f 3的反相器部20、21改变为上述反相器部22以作为本发明的实施例。但是在通过一个时钟信号进行输出及反相器部的控制时，在输入复位信号的时间与接通T3并提升X节点的电压的时间之间具有2H的时间差(CLKl和CLK3之间的时间差)。因此，优选进一步包括复位辅助部50，使得在输入复位信号时(即，通过前端或后端的移位寄存器的输出信号，VGL输入信号输入至P节点时)即可提升X节点电压。如图13所示，所述复位辅助部50例如可由开关元件TlO和开关元件Tll构成，其中开关元件TlO的栅极接收后端移位寄存器的输出信号，漏极接收FW输入信号(在正向驱动时为VGH，在反向驱动时为VGL)，源极连接于X节点；开关元件Tll的栅极接收前端移位寄存器的输出信号，漏极接收BW输入信号(在正向驱动时为VGL，在反向驱动时为VGH)，源极连接于X节点。此时P节点和X节点的时序图如图15所示，可知X节点的电压在输入控制时钟信号的2H之前即上升。反相器部22除了通过与输出时钟信号同样的时钟信号受到控制之外，其工作与实施例f 3相同，因此省略对其的详细说明。实施例5图16图示了本发明的实施例5的移位寄存器的详细电路图。实施例5与实施例4的区别在于，实施例5进一步包括通过栅极启动脉冲STP提升X节点电压的稳定部40。所述稳定部40用于阻断在第一帧中产生异常驱动的可能性。对其已在实施例3中进行了说明，因此省略对其的进一步说明。实施例6图17图示了本发明的实施例6的移位寄存器的详细电路图。与实施例f 3的反相器部20、21不同地，实施例6的反相器部23受到与输出时钟信号同样的时钟信号的控制，而且与实施例2飞的反相器部21、22不同地，向实施例6的T3的漏极输入时钟信号。由此可见，本发明的反相器部可构成为由与输出时钟信号相同的时钟信号控制T3或者由具有2H的时间差的时钟信号控制T3，而且向T3的漏极输入的信号同样可由控制反相器部的控制时钟信号或另外的偏压信号构成。本领域技术人员根据所需要的特性，通过任何一种组合方式均可自由组成本发明的反相器部。此外，与实施例4同样地,实施例6也通过一个时钟信号进行输出并控制反相器部，因此优选进一步包括复位辅助部50，使得在输入复位信号时即可提升X节点电压。此外，实施例6进一步包括通过摆动时钟信号CLK3周期性地降低X节点电压的摆动部60。如图17所示，摆动部60可构成为包括开关元件T12，该开关元件T12的栅极接收摆动时钟信号CLK3，漏极连接于X节点，源极连接于基准电压端。摆动部用于通过周期性地降低通过CLKl而上升的X节点的电压，从而最大限度地减少由于X节点电压而T2及T4变劣的情况。因此，优选以与所述输出时钟信号具有时间差的方式且以相同的周期施加所述摆动时钟信号。此外，当本发明的移位寄存器进一步包括摆动部60时，为了防止移位寄存器的异常输出，控制时钟信号和输出时钟信号优选如实施例6所示，由同样的时钟信号构成。因此，优选将控制时钟信号和输出时钟信号由彼此同样的时钟信号CLK3或CLKl构成，而且将摆动时钟信号由与控制及输出时钟信号不同的时钟信号CLKl或CLK3构成。在具备如上摆动部60时的X节点及P节点的时序图如图18所示。从图18可知，X节点的电压在复位区间中通过摆动部周期性地下降，且在输入输出时钟信号时，为了防止异常输出而重新上升，从而如此地反复上升和下降。实施例7
图19图示了本发明的实施例7的移位寄存器的详细电路图。实施例7在实施例6的基础上进一步包括稳定部40。在如实施例1及6的反相器部20、23，不将偏压作为T3的漏极输入电压来使用的情况下，也可如实施例7所示，只在T9的漏极连接偏压，从而将移位寄存器构成为具有稳定部40。图20是图示采用本发明的移位寄存器的单式栅极驱动电路的P-节点，X-节点及输出波形的模拟结果的曲线图。图21是图示采用本发明的移位寄存器的双式栅极驱动电路的P-节点，X-节点及输出波形的模拟结果的曲线图。在图20中，(a)是在约60°C温度及90%左右湿度的高温下对单式栅极驱动电路进行 spice (Simulation program with integrated circuit emphasis)模拟的结果。(b)是在常温(例如在约25 27°C左右)下对单式栅极驱动电路进行spice模拟的结果。(c)是在约_20°C的低温下对单式栅极驱动电路进行spice模拟的结果。在图21中，(a)是在约60°C温度及90%左右湿度的高温下对双式栅极驱动电路进行 spice (Simulation program with integrated circuit emphasis)模拟的结果。(b)是在常温(例如在约25 27°C左右)下对双式栅极驱动电路进行spice模拟的结果。(c)是在约_20°C的低温下对双式栅极驱动电路进行spice模拟的结果。从图20及图21可知，在每种情况下P节点及X节点上的信号波形为正常，并且可知栅极输出波形也稳定。虽然实施例1至7参照这样的附图进行了说明:这些附图显示的是在构成双式栅极驱动电路时在用于驱动奇数线的一侧栅极驱动电路上使用的移位寄存器。但是本领域技术人员应该能够理解同样的移位寄存器也能在用于驱动偶数线的栅极驱动电路以及单式栅极驱动电路中。而且本领域技术人员应该能够理解:作为在实施例1至7中使用的控制、输出及摆动时钟信号，在双式情况下，可使用每4H施`加且具有2H的时间差的CLK2、CLK4 ;在单式情况下，可使用具有180度的相位差的CLK和CLKB。虽然用较为具体的实施例一实施例1至7说明了本发明的移位寄存器，但应该理解本发明的移位寄存器并不局限于实施例1至7，不仅可用多种组合方式将四种反相器部20、21、22、23、稳定部40、复位辅助部50及摆动部60组合于输入部10和输出部30而构成本发明的移位寄存器，而且在不脱离权利要求书所要求保护的本发明精神及范围的前提下可以有多种变化及变更。符号说明1、10:输入部2、20:反相器部3、30:输出部5:扫描方向调节部40:稳定部50:复位辅助部60:摆动部
权利要求
1.一种栅极驱动电路，包括依次连接的多个移位寄存器，所述多个移位寄存器分别向多个栅极线供给扫描信号，所述栅极驱动电路的特征在于， 所述移位寄存器包括: 输入部(10)，通过所述移位寄存器的前端或后端的移位寄存器的输出信号，将具有栅极高电压(VGH)或栅极低电压(VGL)的方向输入信号输出于第一节点； 反相器部(20)，连接于所述第一节点以产生对所述第一节点的信号的反相信号并向第二节点输出；及 输出部(30)，由连接于所述第一节点且通过所述第一节点的信号激活输出时钟信号并以输出信号向相应的栅极线输出的上拉部及通过所述第二节点的信号激活下拉输出信号而输出的下拉部构成， 所述反相器部通过与控制时钟信号的耦合来受到控制。
2.根据权利要求1所述的栅极驱动电路，其特征在于， 所述反相器部包括: 第一开关元件，栅极通过电容接收所述控制时钟信号，漏极接收所述控制时钟信号，源极连接于所述第二节点； 第二开关元件，栅极连接于所述第一节点，漏极连接于所述第二节点，源极连接于基准电压端；及 第三开关元件，栅极连接于所述第一节点，漏极连接于所述第一开关元件的栅极，源极连接于基准电压端。
3.根据权利要求1所述的栅极驱动电路，其特征在于， 所述反相器部包括: 第一开关元件，栅极通过电容接收所述控制时钟信号，漏极接收偏压信号，源极连接于所述第二节点； 第二开关元件，栅极连接于所述第一节点，漏极连接于第二节点，源极连接于基准电压端；及 第三开关元件，栅极连接于所述第一节点，漏极连接于所述第一开关元件的栅极，源极连接于基准电压端。
4.根据权利要求第I至3中的任何一项所述的栅极驱动电路，其特征在于， 当所述栅极驱动电路为单式时，所述输出时钟信号和所述控制时钟信号是彼此间具有180度相位差的时钟信号， 当所述栅极驱动电路为双式时，所述输出时钟信号和所述控制时钟信号是每4H施加的信号，且为彼此间具有2H时间差的时钟信号， 奇数移位寄存器的输出时钟信号和偶数移位寄存器的控制时钟信号是同样的时钟信号，并且奇数移位寄存器的控制时钟信号和偶数移位寄存器的输出时钟信号是同样的时钟信号。
5.根据权利要求1至3中的任何一项所述的栅极驱动电路，其特征在于， 所述控制时钟信号和所述输出时钟信号为同样的信号， 当所述栅极驱动电路为单式时，奇数移位寄存器的控制及输出时钟信号是与偶数移位寄存器的控制及输出时钟信号具有互相180度相位差的时钟信号，当所述栅极驱动电路为双式时，奇数移位寄存器的控制及输出时钟信号与偶数移位寄存器的控制及输出时钟信号是每4H施加的信号，且为彼此间具有2H的时间差的时钟信号。
6.根据权利要求1至3中的任何一项所述的栅极驱动电路，其特征在于，进一步包括稳定部40，通过栅极启动脉冲提升所述第二节点的电压。
7.根据权利要求6所述的栅极驱动电路，其特征在于，所述稳定部包括开关元件，所述开关元件的栅极接收栅极启动脉冲，漏极接收偏压信号，源极连接于所述第二节点。
8.根据权利要求5所述的栅极驱动电路，其特征在于，进一步包括复位辅助部(50)，当通过所述前端或后端的移位寄存器的输出信号，具有栅极低电压(VGL)的方向输入信号输入于所述第一节点时，提升所述第二节点的电压。
9.根据权利要求8所述的栅极驱动电路，其特征在于，所述复位辅助部包括: 第一开关元件，栅极接收所述后端的移位寄存器的输出信号，漏极接收具有所述栅极 高电压(VGH)或栅极低电压(VGL)的方向输入信号，源极连接于所述第二节点 '及 第二开关元件，栅极接收所述前端的移位寄存器的输出信号，漏极与所述第一开关元件相反地接收具有栅极低电压(VGL)或栅极高电压(VGH)的方向输入信号，源极连接于所述第二节点。
10.根据权利要求5所述的栅极驱动电路，其特征在于，进一步包括摆动部，通过摆动时钟信号周期性地降低所述第二节点的电压。
11.根据权利要求10所述的栅极驱动电路，其特征在于， 当栅极驱动电路为单式时，所述摆动时钟信号为与所述控制及输出时钟信号具有180度相位差的时钟信号，当栅极驱动电路为双式时，所述摆动时钟信号为与所述控制及输出时钟信号具有2H时间差的时钟信号。
12.根据权利要求10所述的栅极驱动电路，其特征在于，所述摆动部包括开关元件，所述开关元件的栅极接收所述摆动时钟信号，漏极连接于所述第二节点，源极连接于基准电压端。
13.根据权利要求1所述的栅极驱动电路，其特征在于， 在所述多个移位寄存器中的第一个移位寄存器的前端移位寄存器的输出信号和最后一个移位寄存器的后端移位寄存器的输出信号为栅极启动脉冲。
14.根据权利要求1所述的栅极驱动电路，其特征在于， 所述输入部包括: 第一开关元件，栅极接收所述前端的移位寄存器的输出信号，漏极接收所述具有栅极高电压(VGH)或栅极低电压(VGL)的方向输入信号，源极连接于所述第一节点 '及 第二开关元件，栅极接收所述后端的移位寄存器的输出信号，漏极与所述第一开关元件相反地接收具有栅极低电压(VGL)或栅极高电压(VGH)的方向输入信号，源极连接于所述第一节点。
15.根据权利要求14所述的栅极驱动电路，其特征在于， 当通过所述前端的移位寄存器的输出信号，所述第一开关元件接收具有所述栅极高电压(VGH)的方向输入信号的正向驱动时，所述第二开关元件通过所述后端的移位寄存器的输出信号接收具有所述栅极低电压(VGL)的方向输入信号，并且所述第一节点通过具有所述栅极低电压的方向输入信号复位。
16.根据权利要求14所述的栅极驱动电路，其特征在于， 当通过所述后端的移位寄存器的输出信号，所述第二开关元件接收具有所述栅极高电压(VGH)的方向输入信号的反向驱动时，所述第一开关元件通过所述前端的移位寄存器的输出信号接收具有所述栅极低电压(VGL)的方向输入信号，并且所述第一节点通过具有所述栅极低电压(VGL)的反向输入信号复位。
17.一种移位寄存器，其特征在于，包括: 第一开关元件(Tl)，栅极连接于前端的移位寄存器的输出端，漏极接收具有栅极高电压或栅极低电压的方向输入信号，源极连接于第一节点； 第二开关元件(T2)，栅极连接于后端的移位寄存器的输出端，漏极与所述第一开关元件相反地接收具有栅极低电压或栅极高电压的方向输入信号，源极连接于所述第一节点； 第三开关元件(T3)，栅极通过电容接收控制时钟信号，漏极接收所述控制时钟信号，源极连接于第二节点； 第四开关元件(T4)，栅极连接于所述第一节点，漏极连接于所述第二节点，源极连接于基准电压端； 第五开关元件(T5)， 栅极连接于所述第一节点，漏极连接于所述第三开关元件的栅极，源极连接于基准电压端； 第六开关元件(T6)，栅极连接于所述第一节点，漏极接收输出时钟信号，源极连接于输出端； 第七开关元件(T7)，栅极连接于所述第二节点，漏极连接于所述输出端，源极连接于所述基准电压端 '及 第八开关元件(T8)，栅极连接于所述第二节点，漏极连接于所述第一节点，源极连接于所述基准电压端。
18.一种移位寄存器，其特征在于，包括: 第一开关元件(Tl)，栅极连接于前端的移位寄存器的输出端，漏极接收具有栅极高电压或栅极低电压的方向输入信号，源极连接于第一节点； 第二开关元件(T2)，栅极连接于后端的移位寄存器的输出端，漏极与所述第一开关元件相反地接收具有栅极低电压或栅极高电压的方向输入信号，源极连接于所述第一节点； 第三开关元件(T3)，栅极通过电容接收控制时钟信号，漏极接收偏压，源极连接于第二节点； 第四开关元件(T4)，栅极连接于所述第一节点，漏极连接于所述第二节点，源极连接于基准电压端； 第五开关元件(T5)，栅极连接于所述第一节点，漏极连接于所述第三开关元件的栅极，源极连接于基准电压端； 第六开关元件(T6)，栅极连接于所述第一节点，漏极接收输出时钟信号，源极连接于输出端； 第七开关元件(T7)，栅极连接于所述第二节点，漏极连接于所述输出端，源极连接于基准电压端 '及 第八开关元件(T8)，栅极连接于所述第二节点，漏极连接于所述第一节点，源极连接于所述基准电压端。
19.根据权利要求18所述的移位寄存器，其特征在于，进一步包括第九开关元件(T9)，栅极接收栅极启动脉冲，漏极接收所述偏压信号，源极连接于所述第二节点。
20.一种移位寄存器，其特征在于，包括: 第一开关元件(Tl)，栅极连接于前端的移位寄存器的输出端，漏极接收具有栅极高电压或栅极低电压的方向输入信号，源极连接于第一节点； 第二开关元件(T2)，栅极连接于后端的移位寄存器的输出端，漏极与所述第一开关元件相反地接收具有栅极低电压或栅极高电压的方向输入信号，源极连接于所述第一节点；第三开关元件(T3)，栅极通过电容接收控制时钟信号，漏极接收偏压，源极连接于第二节点； 第四开关元件(T4)，栅极连接于所述第一节点，漏极连接于所述第二节点，源极连接于基准电压端； 第五开关元件(T5)，栅极连接于所述第一节点，漏极连接于所述第三开关元件的栅极，源极连接于基准电压端； 第六开关元件(T6)，栅极连接于所述第一节点，漏极接收输出时钟信号，源极连接于输出端； 第七开关元件(T7)，栅极连接于所述第二节点，漏极连接于所述输出端，源极连接于所述基准电压端 '及 第八开关元件(T8)，栅极连接于所述第二节点，漏极连接于所述第一节点，源极连接于所述基准电压端， 所述控制时钟信号和所述输出时钟信号是相同的时钟信号。
21.根据权利要求20所述的移位寄存器，其特征在于，进一步包括: 第十开关元件(T10)，栅极接收所述后端的移位寄存器的输出信号，漏极接收与所述第一开关元件接收的方向输入信号相同的方向输入信号，源极连接于所述第二节点；及 第十一开关元件(T11)，栅极接收所述前端的移位寄存器的输出信号，漏极接收与所述第二开关元件接收的方向输入信号相同的方向输入信号，源极连接于所述第二节点。
22.根据权利要求20或21所述的移位寄存器，其特征在于，进一步包括: 第九开关元件(T9)，栅极接收栅极启动脉冲，漏极接收所述偏压信号，源极连接于所述第二节点。
23.一种移位寄存器，其特征在于，包括: 第一开关元件(Tl)，栅极连接于前端的移位寄存器的输出端，漏极接收具有栅极高电压或栅极低电压的方向输入信号，源极连接于第一节点； 第二开关元件(T2)，栅极连接于后端的移位寄存器的输出端，漏极与所述第一开关元件相反地接收具有栅极低电压或栅极高电压的方向输入信号，源极连接于所述第一节点；第三开关元件(T3)，栅极通过电容接收控制时钟信号，漏极接收所述控制时钟信号，源极连接于第二节点； 第四开关元件(T4)，栅极连接于所述第一节点，漏极连接于所述第二节点，源极连接于基准电压端； 第五开关元件(T5)，栅极连接于所述第一节点，漏极连接于所述第三开关元件的栅极，源极连接于基准电压端；第六开关元件(T6)，栅极连接于所述第一节点，漏极接收输出时钟信号，源极连接于输出端； 第七开关元件(Τ7)，栅极连接于所述第二节点，漏极连接于所述输出端，源极连接于所述基准电压端 '及 第八开关元件(Τ8)，栅极连接于所述第二节点，漏极连接于所述第一节点，源极连接于所述基准电压端， 所述控制时钟信号和所述输出时钟信号是相同的时钟信号。
24.根据权利要求23所述的移位寄存器，其特征在于，进一步包括: 第十开关元件(Τ10)，栅极接收所述后端的移位寄存器的输出信号，漏极接收与所述第一开关元件接收的方向输入信号相同的方向输入信号，源极连接于所述第二节点；及 第十一开关元件(Τ11)，栅极接收所述前端的移位寄存器的输出信号，漏极接收与所述第二开关元件接收的方向输入信号相同的方向输入信号，源极连接于所述第二节点。
25.根据权利要求23或24所述的移位寄存器，其特征在于，进一步包括: 第十二开关元件(Τ12)，栅极接收摆动时钟信号，漏极连接于所述第二节点，源极连接于基准电压端。
26.根据权利要求25所述的移位寄存器，其特征在于， 所述摆动时钟信号是与所述控制时钟信号及所述输出时钟信号具有时间差并且以相同的周期施加的信号。
27.根据权利要求25 所述的移位寄存器，其特征在于，进一步包括: 第九开关元件(T9)，栅极接收栅极启动脉冲，漏极接收偏压信号，源极连接于所述第二节点。
全文摘要
本发明涉及移位寄存器及包括为了向多个栅极线分别供给扫描信号而依次连接的移位寄存器的栅极驱动电路。各移位寄存器包括输入部，通过该移位寄存器的前端或后端的移位寄存器的输出信号，将具有栅极高电压或栅极低电压的方向输入信号输出于第一节点；反相器部，连接于第一节点以产生对第一节点的信号的反相信号并向第二节点输出；及输出部，由连接于第一节点且通过第一节点的信号激活输出时钟信号并以输出信号输出的上拉部及通过第二节点的信号激活下拉输出信号而输出的下拉部构成。本发明的输入部通过改变信号连接状态而实现双向驱动且不需要以往的扫描方向调节部。反相器部通过与控制时钟信号的耦合来完全地反相。
文档编号G09G3/36GK103187040SQ20121056083
公开日2013年7月3日 申请日期2012年12月20日 优先权日2011年12月30日
发明者孙基民, 安埈成, 李元姬 申请人:海蒂斯技术有限公司