栅极驱动单元及其驱动方法、栅极驱动电路和显示装置与流程

本发明涉及显示技术领域，具体地，涉及一种栅极驱动单元及其驱动方法、栅极驱动电路和显示装置。

背景技术：

目前，低温多晶硅(Low Temperature Poly—Silicon，LTPS)技术广泛应用于AMOLED的驱动电路中，包括显示屏的外围驱动电路和屏上驱动电路。由于传统的互补式(Complementary Metal Oxide Semiconductor，CMOS)低温多晶硅开关管(LTPS-TFT)制作工艺复杂，所采用的互补式低温多晶硅开关管数量通常较多，这使AMOLED的驱动电路生产成本昂贵，成品率低。

现有的AMOLED驱动电路中，单个栅极扫描控制电路单元中，一般需要使用至少4个时钟信号来控制该栅极扫描控制电路单元，每个栅极扫描控制电路单元至少由10个互补式低温多晶硅开关管构成，电路结构比较复杂，过多的输入时钟信号不仅带来了各时钟的复杂时序问题和干扰问题，也使提供时钟信号的外围驱动电路结构更加复杂。

技术实现要素：

本发明针对现有技术中存在的上述技术问题，提供一种栅极驱动单元及其驱动方法、栅极驱动电路和显示装置。该栅极驱动单元控制信号数量少，从而降低了控制信号之间的相互干扰；同时该栅极驱动单元所采用的开关管数量及外接引线数量少且电路复杂度低，从而不仅降低了生产成本，而且提高了成品率；另外，该栅极驱动单元电路结构简单，占用面积小，利于窄边框显示器设计。

本发明提供一种栅极驱动单元，包括充电电路、下拉电路、上拉电路和上拉保持电路；所述充电电路和所述下拉电路连接下拉节点；所述下拉电路、所述上拉电路和所述上拉保持电路连接上拉节点；所述上拉电路和所述下拉电路连接所述栅极驱动单元的输出端；所述下拉电路与所述上拉保持电路连接于第五节点；所述充电电路、所述上拉电路和所述上拉保持电路连接第一电位端；所述下拉电路和所述上拉电路连接第二电位端；

所述充电电路用于接收上一级栅极驱动单元的输出端的输出信号，并在第一控制信号的控制下对所述下拉节点进行充电；

所述下拉电路用于在所述第一控制信号和第二控制信号的控制下使所述栅极驱动单元输出栅极驱动信号；

所述上拉电路用于在所述第一控制信号的控制下对所述栅极驱动单元的输出进行复位；

所述上拉保持电路用于在所述第一控制信号的控制下使所述栅极驱动单元的输出保持复位状态。

优选地，所述充电电路包括第一开关管和第一电容；

所述第一开关管的栅极连接第一控制信号端，所述第一开关管的第一极连接所述上一级栅极驱动单元的输出端，所述第一开关管的第二极和所述第一电容的第二极连接所述下拉节点；所述第一电容的第一极连接所述第一电位端。

优选地，所述下拉电路包括第二开关管、第五开关管、第三电容和第八开关管；

所述第二开关管的栅极和所述第五开关管的栅极连接所述下拉节点，所述第二开关管的第一极连接所述上拉节点，所述第二开关管的第二极连接所述第一控制信号端；

所述第五开关管的第一极连接第二控制信号端，所述第五开关管的第二极、所述第三电容的第二极、所述第八开关管的栅极和所述上拉保持电路连接于所述第五节点；

所述第三电容的第一极和所述第八开关管的第一极连接所述栅极驱动单元的输出端，所述第八开关管的第二极连接所述第二电位端。

优选地，所述上拉电路包括第三开关管、第二电容和第四开关管；

所述第三开关管的栅极连接所述第一控制信号端，所述第三开关管的第一极连接所述第二电位端，所述第三开关管的第二极、所述第二电容的第一极和所述第四开关管的栅极连接所述上拉节点；

所述第二电容的第二极和所述第四开关管的第一极连接所述第一电位端；所述第四开关管的第二极连接所述栅极驱动单元的输出端。

优选地，所述上拉保持电路包括第六开关管和第七开关管；

所述第六开关管的栅极连接所述上拉节点，所述第六开关管的第一极连接所述第一电位端，所述第六开关管的第二极连接所述第七开关管的第一极；

所述第七开关管的栅极连接所述第一控制信号端，所述第七开关管的第二极连接所述第五节点。

优选地，所述第一电位端为高电位，所述第二电位端为低电位；所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管均为P型薄膜晶体管或P型MOS管；所述栅极驱动单元输出低电平驱动信号。

优选地，所述第一电位端为低电位，所述第二电位端为高电位；所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管均为N型薄膜晶体管或N型MOS管；所述栅极驱动单元输出高电平驱动信号。

本发明还提供一种栅极驱动电路，包括上述栅极驱动单元。

本发明还提供一种显示装置，包括上述栅极驱动电路。

本发明还提供一种上述栅极驱动单元的驱动方法，包括：

充电阶段，充电电路接收上一级栅极驱动单元的输出端的输出信号，并在第一控制信号的控制下对所述下拉节点进行充电；

下拉阶段，下拉电路在所述第一控制信号和第二控制信号的控制下使所述栅极驱动单元输出栅极驱动信号；

上拉阶段，上拉电路在所述第一控制信号的控制下对所述栅极驱动单元的输出进行复位；

上拉保持阶段，上拉保持电路在所述第一控制信号的控制下使所述栅极驱动单元的输出保持复位状态。

本发明的有益效果：本发明所提供的栅极驱动单元，控制信号数量少，从而降低了控制信号之间的相互干扰；同时该栅极驱动单元所采用的开关管数量及外接引线数量少且电路复杂度低，从而不仅降低了生产成本，而且提高了成品率；另外，该栅极驱动单元电路结构简单，占用面积小，利于窄边框显示器设计。

本发明所提供的栅极驱动电路，通过采用上述栅极驱动单元，使该栅极驱动电路对栅极的扫描驱动更加稳定，同时还降低了该栅极驱动电路的生产成本，且使该栅极驱动电路适用于窄边框显示器。

本发明所提供的显示装置，通过采用上述栅极驱动电路，提高了该显示装置的显示稳定性，同时还降低了该显示装置的生产成本。

附图说明

图1为本发明实施例1中栅极驱动单元的电路原理图；

图2为本发明实施例1和2中栅极驱动单元的电路图；

图3为本发明实施例1中栅极驱动单元的驱动时序图；

图4为本发明实施例2中栅极驱动单元的驱动时序图。

其中的附图标记说明：

1.充电电路；2.下拉电路；3.上拉电路；4.上拉保持电路；L1.充电阶段；L2.下拉阶段；L3.上拉阶段；L4.上拉保持阶段。

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明所提供的一种栅极驱动单元及其驱动方法、栅极驱动电路和显示装置作进一步详细描述。

实施例1：

本实施例提供一种栅极驱动单元，如图1所示，包括充电电路1、下拉电路2、上拉电路3和上拉保持电路4。充电电路1和下拉电路2连接下拉节点NET3；下拉电路2、上拉电路3和上拉保持电路4连接上拉节点NET1；上拉电路3和下拉电路2连接栅极驱动单元的输出端output(n)；下拉电路2与上拉保持电路4连接于第五节点NET5；充电电路1、上拉电路3和上拉保持电路4连接第一电位端V1；下拉电路2和上拉电路3连接第二电位端V2。充电电路1用于接收上一级栅极驱动单元的输出端output(n-1)的输出信号，并在第一控制信号CK的控制下对下拉节点NET3进行充电。下拉电路2用于在第一控制信号CK和第二控制信号CB的控制下使栅极驱动单元输出栅极驱动信号。上拉电路3用于在第一控制信号CK的控制下对栅极驱动单元的输出进行复位。上拉保持电路4用于在第一控制信号CK的控制下使栅极驱动单元的输出保持复位状态。

相对于现有的栅极驱动单元，该栅极驱动单元控制信号数量少，从而降低了控制信号之间的相互干扰；同时该栅极驱动单元所采用的开关管数量及外接引线数量少且电路复杂度低，从而不仅降低了生产成本，而且提高了成品率；另外，该栅极驱动单元电路结构简单，占用面积小，利于窄边框显示器设计。

本实施例中，如图2所示，充电电路1包括第一开关管M1和第一电容C1。第一开关管M1的栅极连接第一控制信号端，第一开关管M1的第一极连接上一级栅极驱动单元的输出端output(n-1)，第一开关管M1的第二极和第一电容C1的第二极连接下拉节点NET3；第一电容C1的第一极连接第一电位端V1。

本实施例中，下拉电路2包括第二开关管M2、第五开关管M5、第三电容C3和第八开关管M8。第二开关管M2的栅极和第五开关管M5的栅极连接下拉节点NET3，第二开关管M2的第一极连接上拉节点NET1，第二开关管M2的第二极连接第一控制信号端。第五开关管M5的第一极连接第二控制信号端，第五开关管M5的第二极、第三电容C3的第二极、第八开关管M8的栅极和上拉保持电路4连接于第五节点NET5。第三电容C3的第一极和第八开关管M8的第一极连接栅极驱动单元的输出端output(n)，第八开关管M8的第二极连接第二电位端V2。

本实施例中，上拉电路3包括第三开关管M3、第二电容C2和第四开关管M4。第三开关管M3的栅极连接第一控制信号端，第三开关管M3的第一极连接第二电位端V2，第三开关管M3的第二极、第二电容C2的第一极和第四开关管M4的栅极连接上拉节点NET1。第二电容C2的第二极和第四开关管M4的第一极连接第一电位端V1；第四开关管M4的第二极连接栅极驱动单元的输出端output(n)。

本实施例中，上拉保持电路4包括第六开关管M6和第七开关管M7。第六开关管M6的栅极连接上拉节点NET1，第六开关管M6的第一极连接第一电位端V1，第六开关管M6的第二极连接第七开关管M7的第一极。第七开关管M7的栅极连接第一控制信号端，第七开关管M7的第二极连接第五节点NET5。

相比于现有的栅极驱动单元电路，本实施例中栅极驱动单元的电路结构简单，开关管数量少，不仅降低了生产成本，而且提高了成品率；同时，该栅极驱动单元占用面积小，有利于窄边框显示器设计。

本实施例中，第一电位端V1为高电位，第二电位端V2为低电位；第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7和第八晶体管M8均为P型薄膜晶体管或P型MOS管；栅极驱动单元输出低电平驱动信号。

基于栅极驱动单元的上述电路结构，本实施例还提供一种该栅极驱动单元的驱动方法：如图3所示，包括：

充电阶段L1，充电电路1接收上一级栅极驱动单元的输出端output(n-1)的输出信号，并在第一控制信号CK的控制下对下拉节点NET3进行充电。

在该阶段，上一级栅极驱动单元的输出端output(n-1)输出低电平驱动信号，第一控制信号CK为低电平，第二控制信号CB为高电平，第一开关管M1和第三开关管M3导通，上拉节点NET1和下拉节点NET3电位被拉低，即在第一控制信号CK的控制下，上一级栅极驱动单元输出的低电平驱动信号对第一电容C1的第二极(即下拉节点NET3)进行充电；第四开关管M4和第五开关管M5导通，第八开关管M8关断，栅极驱动单元的输出端output(n)输出高电平信号。在该阶段，第一电容C1能够对下拉节点NET3的电位起到保持作用，以使下拉节点NET3的电位更加稳定。

下拉阶段L2，下拉电路2在第一控制信号CK和第二控制信号CB的控制下使栅极驱动单元输出栅极驱动信号。

在该阶段，上一级栅极驱动单元的输出端output(n-1)输出高电平信号，第一控制信号CK为高电平，第二控制信号CB为低电平，第一开关管M1和第三开关管M3关断，下拉节点NET3保持上一阶段的低电平，第五开关管M5导通，第八开关管M8导通，栅极驱动单元的输出端output(n)输出低电平驱动信号；同时，第二开关管M2导通，上拉节点NET1电位被拉高，第四开关管M4关断。在该阶段，第三电容C3能够对第五节点NET5的电位起到保持作用，以使第五节点NET5的电位更加稳定。

上拉阶段L3，上拉电路3在第一控制信号CK的控制下对栅极驱动单元的输出进行复位。

在该阶段，上一级栅极驱动单元的输出端output(n-1)输出高电平信号，第一控制信号CK为低电平，第二控制信号CB为高电平，第一开关管M1和第三开关管M3导通，下拉节点NET3电位被拉高，第五开关管M5关断，上拉节点NET1电位被拉低，第四开关管M4导通，栅极驱动单元的输出端output(n)输出高电平信号；同时，第六开关管M6和第七开关管M7导通，将第五节点NET5的电位拉高，第八开关管M8关断。在该阶段，第二电容C2能够对上拉节点NET1的电位起到保持作用，以使上拉节点NET1的电位更加稳定。

上拉保持阶段L4，上拉保持电路4在第一控制信号CK的控制下使栅极驱动单元的输出保持复位状态。

在该阶段，上一级栅极驱动单元的输出端output(n-1)输出高电平信号，第一控制信号CK为高电平，第二控制信号CB为低电平，下拉节点NET3保持高电平，第五开关管M5关断，上拉节点NET1保持低电平，第四开关管M4继续导通，栅极驱动单元的输出端output(n)输出高电平信号；同时，第五节点NET5的电位保持高电平，第八开关管M8断开。

在此后一帧内的各个阶段，栅极驱动单元的输出端output(n)都输出高电平信号，即在一帧内其他栅极驱动单元驱动的各个阶段，该栅极驱动单元的输出端output(n)均输出高电平信号，从而避免该栅极驱动单元对其他栅极驱动单元的驱动造成干扰。

实施例2：

本实施例提供一种栅极驱动单元，与实施例1中不同的是，第一电位端为低电位，第二电位端为高电位；第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管均为N型薄膜晶体管或N型MOS管；栅极驱动单元输出高电平驱动信号。

本实施例中栅极驱动单元的其他电路结构与实施例1中相同，此处不再赘述。

相应地，该栅极驱动单元的驱动方法与实施例1中不同的是：如图2和图4所示，

充电阶段L1，充电电路1接收上一级栅极驱动单元的输出端output(n-1)的输出信号，并在第一控制信号CK的控制下对下拉节点NET3进行充电。

在该阶段，上一级栅极驱动单元的输出端output(n-1)输出高电平驱动信号，第一控制信号CK为高电平，第二控制信号CB为低电平，第一开关管M1和第三开关管M3导通，上拉节点NET1和下拉节点NET3电位被拉高，即在第一控制信号CK的控制下，上一级栅极驱动单元输出的高电平驱动信号对第一电容C1的第二极(即下拉节点NET3)进行充电；第四开关管M4和第五开关管M5导通，第八开关管M8关断，栅极驱动单元的输出端output(n)输出低电平信号。在该阶段，第一电容C1能够对下拉节点NET3的电位起到保持作用，以使下拉节点NET3的电位更加稳定。

下拉阶段L2，下拉电路2在第一控制信号CK和第二控制信号CB的控制下使栅极驱动单元输出栅极驱动信号。

在该阶段，上一级栅极驱动单元的输出端output(n-1)输出低电平信号，第一控制信号CK为低电平，第二控制信号CB为高电平，第一开关管M1和第三开关管M3关断，下拉节点NET3保持上一阶段的高电平，第五开关管M5导通，第八开关管M8导通，栅极驱动单元的输出端output(n)输出高电平驱动信号；同时，第二开关管M2导通，上拉节点NET1电位被拉低，第四开关管M4关断。在该阶段，第三电容C3能够对第五节点NET5的电位起到保持作用，以使第五节点NET5的电位更加稳定。

上拉阶段L3，上拉电路3在第一控制信号CK的控制下对栅极驱动单元的输出进行复位。

在该阶段，上一级栅极驱动单元的输出端output(n-1)输出低电平信号，第一控制信号CK为高电平，第二控制信号CB为低电平，第一开关管M1和第三开关管M3导通，下拉节点NET3电位被拉低，第五开关管M5关断，上拉节点NET1电位被拉高，第四开关管M4导通，栅极驱动单元的输出端output(n)输出低电平信号；同时，第六开关管M6和第七开关管M7导通，将第五节点NET5的电位拉低，第八开关管M8关断。在该阶段，第二电容C2能够对上拉节点NET1的电位起到保持作用，以使上拉节点NET1的电位更加稳定。

上拉保持阶段L4，上拉保持电路4在第一控制信号CK的控制下使栅极驱动单元的输出保持复位状态。

在该阶段，上一级栅极驱动单元的输出端output(n-1)输出低电平信号，第一控制信号CK为低电平，第二控制信号CB为高电平，下拉节点NET3保持低电平，第五开关管M5关断，上拉节点NET1保持高电平，第四开关管M4继续导通，栅极驱动单元的输出端output(n)输出低电平信号；同时，第五节点NET5的电位保持低电平，第八开关管M8断开。

在此后一帧内的各个阶段，栅极驱动单元的输出端output(n)都输出低电平信号，即在一帧内其他栅极驱动单元驱动的各个阶段，该栅极驱动单元的输出端output(n)均输出低电平信号，从而避免该栅极驱动单元对其他栅极驱动单元的驱动造成干扰。

实施例1-2的有益效果：实施例1-2中所提供的栅极驱动单元控制信号数量少，从而降低了控制信号之间的相互干扰；同时该栅极驱动单元所采用的开关管数量及外接引线数量少且电路复杂度低，从而不仅降低了生产成本，而且提高了成品率；另外，该栅极驱动单元电路结构简单，占用面积小，利于窄边框显示器设计。

实施例3：

本实施例提供一种栅极驱动电路，包括实施例1或2中的栅极驱动单元。

通过采用实施例1或2中的栅极驱动单元，使该栅极驱动电路对栅极的扫描驱动更加稳定，同时还降低了该栅极驱动电路的生产成本，且使该栅极驱动电路适用于窄边框显示器。

实施例4：

本实施例提供一种显示装置，包括实施例3中的栅极驱动电路。

通过采用实施例3中的栅极驱动电路，提高了该显示装置的显示稳定性，同时还降低了该显示装置的生产成本。

本发明所提供的显示装置可以为液晶面板、AMOLED(有源矩阵有机发光二极体)面板、液晶电视、AMOLED(有源矩阵有机发光二极体)电视、显示器、手机、导航仪等任何具有显示功能的产品或部件。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。