晶体管T2、T8、T10仍打开，第二、及第四节点P(n)、S(n)仍保持恒压低电位VGH，受第二节点P(n)控制的第六、及第七薄膜晶体管T6、T7仍关闭，受第四节点S (η)控制的第九薄膜晶体管T9仍关闭，输出端G (η)输出第Μ+1条时钟信号CK (Μ+1)的低电位；
[0045]阶段4，第Μ条时钟信号CK (Μ)再次提供高电位，第Μ+2条时钟信号CK (Μ+2)转变为低电位，第Μ+1条时钟信号CK (Μ+1)、第Μ+3条时钟信号CK (Μ+3)和第η_1级G0A单元的输出端G (n-Ι)仍提供低电位，受第Μ条时钟信号CK (Μ)控制第一薄膜晶体管Τ1打开，拉低第一节点Q (η)至低电位，受第一节点Q (η)控制的第二、第八、及第十薄膜晶体管Τ2、Τ8、Τ10关闭；
[0046]阶段5、第四节点S(n)由于电阻R1的分压始终处于高电位，第九薄膜晶体管T9始终打开，随着第M+1条时钟信号CK(M+1)交替提供高、低电位，当第M+1条时钟信号CK(M+1)为高电位时，第二节点Ρ (η)会被充电到高电位，第六、及第七薄膜晶体管Τ6、Τ7打开，当第Μ+1条时钟信号为低电位时，第二节点Ρ(η)会被拉低到低电位，第六、及第七薄膜晶体管Τ6、Τ7关闭，第一节点Q(n)及输出端G (η)保持低电位，即在输出端G (η)保持低电位的阶段，所述第二节点Ρ(η)的电位随着第Μ+1条时钟信号CK (Μ+1)在高、低电位之间跳变而发生同样的高、低电位跳变。
[0047]相比于现有技术中第二节点Ρ(η)长时间保持高电位，第六、及第七薄膜晶体管Τ6、Τ7在一帧时间内一直打开，在本发明的基于LTPS薄膜晶体管的G0A电路在阶段5中第二节点Ρ(η)按一定频率被拉低，有效避免了第二节点Ρ (η)长时间处于高电位，防止因第六与第七薄膜晶体管Τ6、Τ7长时间工作引起的阈值电压偏移问题，提升G0A电路的稳定性。
[0048]综上所述，本发明的基于LTPS半导体薄膜晶体管的G0A电路，采用电阻与第十薄膜晶体管取代现有技术中的第二电容，并改变现有技术中第九薄膜晶体管的二极体接法，将电阻的一端接恒压高电位，另一端接第九薄膜晶体管的栅极，能够在输出端保持低电位的阶段，使第二节点的电位随着第Μ+1条时钟信号在高、低电位之间跳变而发生同样的高、低电位跳变，即按一定频率拉低第二节点的电位，有效避免了第二节点长时间处于高电位，防止因第六与第七薄膜晶体管长时间工作引起的阈值电压偏移问题，提升G0A电路的稳定性。
[0049]以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
【主权项】
1.一种基于LTPS半导体薄膜晶体管的GOA电路，其特征在于，包括:级联的多个GOA单元，每一级GOA单元均包括输出控制模块(100)、输出模块(200)、自举电容(C1)、及下拉模块(400); 设η为正整数，除第一级与最后一级GOA单元电路以外，在第η级GOA单元中: 所述输出控制模块(100)包括:第一薄膜晶体管(Τ1)，所述第一薄膜晶体管(Τ1)的栅极电性连接于第Μ条时钟信号(CK(M))，源极电性连接于上一级第η-1级GOA单元的输出端(G(n-l))，漏极电性连接于第三节点(K(n));第三薄膜晶体管(Τ3)，所述第三薄膜晶体管(Τ3)的栅极电性连接于第Μ+2条时钟信号(CK(M+2))，漏极电性连接于第三节点(K(n))，源极电性连接于下一级第η+1级GOA单元的输出端(G(n+1));以及第五薄膜晶体管(T5)，所述第五薄膜晶体管(T5)的栅极电性连接于恒压高电位(VGH)，源极电性连接于第三节点(Κ(η))，漏极电性连接于第一节点(Q(n)); 所述输出模块(200)包括:第二薄膜晶体管(T2)，所述第二薄膜晶体管(T2)的栅极电性连接于第一节点(Q (η))，源极电性连接于第Μ+1条时钟信号(CK (Μ+1))，漏极电性连接于输出端(G (η))； 所述自举电容(C1)的一端电性连接于第一节点(Q(η))，另一端电性连接于输出端(G(n)); 所述下拉模块(400)包括:第四薄膜晶体管(T4)，所述第四薄膜晶体管(T4)的栅极电性连接于第M+3条时钟信号(CK (M+3))，漏极电性连接于输出端(G (η))，源极电性连接于恒压低电位(VGL);第六薄膜晶体管(Τ6)，所述第六薄膜晶体管(Τ6)的栅极电性连接于第二节点(Ρ (η))，漏极电性连接于第三节点(Κ (η))，源极电性连接于恒压低电位(VGL);第七薄膜晶体管(Τ7)，所述第七薄膜晶体管(Τ7)的栅极电性连接于第二节点(Ρ(η))，漏极电性连接于输出端(G(η))，源极电性连接于恒压低电位(VGL);第八薄膜晶体管(Τ8)，所述第八薄膜晶体管(Τ8)的栅极电性连接于第三节点(Κ(η))，漏极电性连接于第二节点(Ρ(η))，源极电性连接于恒压低电位(VGL);第九薄膜晶体管(T9)，所述第九薄膜晶体管(T9)的栅极电性连接于第四节点(S(η))，源极电性连接于第Μ+1条时钟信号(CK(Μ+1))，漏极电性连接于第二节点(Ρ(η));第十薄膜晶体管(Τ10)，所述第十薄膜晶体管(Τ10)的栅极电性连接于第三节点(Κ(η))，漏极电性连接于第四节点(S(η))，源极电性连接于恒压低电位(VGL);以及电阻(R1)，所述电阻(R1)的一端电性连接于恒压高电位(VGH)，另一端电性连接于第四节点(S(n))。2.如权利要求1所述的基于LTPS半导体薄膜晶体管的GOA电路，其特征在于，在输出端(G(n))保持低电位的阶段，所述第二节点(P(n))的电位随着第Μ+1条时钟信号(CK (Μ+1))在高、低电位之间跳变而发生同样的高、低电位跳变。3.如权利要求1所述的基于LTPS半导体薄膜晶体管的G0A电路，其特征在于，在第一级G0A单元中，第一薄膜晶体管(Τ1)的源极电性连接于电路起始信号(STV)。4.如权利要求3所述的基于LTPS半导体薄膜晶体管的G0A电路，其特征在于，在最后一级G0A单元中，第三薄膜晶体管(Τ3)的源极电性连接于电路起始信号(STV)。5.如权利要求1所述的基于LTPS半导体薄膜晶体管的G0A电路，其特征在于，所述时钟信号包括四条时钟信号:第一条时钟信号(CK(1))、第二条时钟信号(CK(2))、第三条时钟信号(CK (3))、及第四条时钟信号(CK(4))。6.如权利要求5所述的基于LTPS半导体薄膜晶体管的GOA电路，其特征在于，当所述第Μ条时钟信号(CK(M))为第三条时钟信号(CK(3))时，所述第M+2条、及第M+3条时钟信号(CK(M+2)、CK(M+3))分别为第一条时钟信号(CK(1))和第二条时钟信号(CK(2))，当所述时钟信号(CK(M))为第四时钟信号(CK(4))时，所述第Μ+1条、第M+2条、及第M+3条时钟信号(CK(M+1)、CK(M+2)、CK(M+3))分别为第一条时钟信号(CK (1))、第二条时钟信号(CK (2))、及第三条时钟信号(CK(3))。7.如权利要求4所述的基于LTPS半导体薄膜晶体管的GOA电路，其特征在于，正向扫描时，首先向第一级GOA单元中的第一薄膜晶体管(T1)提供第一条时钟信号(CK(1))和电路起始信号(STV);反向扫描时，首先向最后一级GOA单元中的第三薄膜晶体管(T3)提供第一条时钟信号(CK(1))和电路起始信号(STV)。8.如权利要求1所述的基于LTPS半导体薄膜晶体管的GOA电路，其特征在于，所述薄膜晶体管均为N型低温多晶硅半导体薄膜晶体管。
【专利摘要】本发明提供一种基于LTPS半导体薄膜晶体管的GOA电路，采用电阻(R1)与第十薄膜晶体管(T10)取代现有技术中的第二电容，并改变现有技术中第九薄膜晶体管(T9)的二极体接法，将电阻(R1)的一端接恒压高电位(VGH)，另一端接第九薄膜晶体管(T9)的栅极，能够在输出端(G(n))保持低电位的阶段，使第二节点(P(n))的电位随着第M+1条时钟信号(CK(M+1))在高、低电位之间跳变而发生同样的高、低电位跳变，即按一定频率拉低第二节点(P(n))的电位，有效避免了第二节点(P(n))长时间处于高电位，防止因第六与第七薄膜晶体管(T6、T7)长时间工作引起的阈值电压偏移问题，提升GOA电路的稳定性。
【IPC分类】G09G3/36
【公开号】CN105355187
【申请号】CN201510976804
【发明人】李亚锋
【申请人】武汉华星光电技术有限公司
【公开日】2016年2月24日
【申请日】2015年12月22日