移位寄存器及驱动方法、驱动电路、阵列基板及显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术，尤其涉及移位寄存器及驱动方法、栅极驱动电路、阵列基板以及显示装置。
【背景技术】
[0002]使用了主动矩阵有机发光二极体(ActiveMatrix Organic Light EmittingD1de，AMOLED)的像素电路的驱动需求与传统主动矩阵液晶显示器(Active MatrixLiquid Crystal Display，AMLCD)中的像素电路的驱动需求不同，在具有补偿功能的AMOLED像素电路中，至少需要一个移位寄存器用于控制数据信号写入像素电路的过程。
[0003]图1是现有技术中的AMOLED的移位寄存器的不意性的电路图。如图1所不，现有技术中通常使用的扫描线移位寄存器包括7个晶体管和2个电容(7T2C)，其结构复杂且工作所需的信号较多。
【发明内容】
[0004]本发明的实施例提供了移位寄存器及驱动方法、栅极驱动电路、阵列基板以及显示装置，对于电路结构进行了简化，可以应用于窄边框或者超高分辨率的屏幕中。
[0005]根据本发明的第一个方面，提供了一种移位寄存器，包括:上拉控制模块、上拉模块、下拉控制模块、下拉模块和输出端。上拉控制模块与上拉模块连接，上拉控制模块被配置为控制上拉模块对于输出端的电平的上拉。上拉模块与输出端连接，上拉模块被配置为对于输出端的电平进行上拉。下拉控制模块与下拉模块连接，下拉控制模块被配置为控制下拉模块对于输出端的电平的下拉。下拉模块与输出端连接，下拉模块被配置为对于输出端的电平进行下拉。
[0006]在本发明的实施例中，上拉控制模块包括控制端、第一端和第二端。上拉模块包括控制端、第一端和第二端。下拉控制模块包括控制端、第一端和第二端。下拉模块包括控制端、第一端和第二端。上拉控制模块的控制端与时钟信号端连接，第一端与第一输入端连接，第二端与上拉模块的控制端连接。上拉模块的第一端与第一电压端连接，第二端与输出端连接。下拉控制模块的控制端与上拉控制模块的第二端连接，第一端与第二输入端连接，第二端与下拉模块的控制端连接。下拉模块的第一端与第二电压端连接，第二端与输出端连接。
[0007]在本发明的实施例中，第二电压端与时钟信号端连接。
[0008]在本发明的实施例中，上拉控制模块包括第一晶体管。第一晶体管的控制端为上拉控制模块的控制端，第一晶体管的第一端为上拉控制模块的第一端，第一晶体管的第二端为上拉控制模块的第二端。
[0009]在本发明的实施例中，上拉模块包括第二晶体管和第一电容。第二晶体管的控制端为上拉模块的控制端连接，第二晶体管的第一端为上拉模块的第一端，第二晶体管的第二端为上拉模块的第二端。第一电容连接在第二晶体管的控制端和第一端之间。
[0010]在本发明的实施例中，下拉控制模块包括第三晶体管。第三晶体管的控制端为下拉控制模块的控制端，第三晶体管的第一端为下拉控制模块的第一端，第三晶体管的第二端为下拉控制模块的第二端。
[0011]在本发明的实施例中，下拉模块包括第四晶体管和第二电容。第四晶体管的控制端为下拉模块的控制端，第四晶体管的第一端为下拉模块的第一端，第四晶体管的第二端为下拉模块的第二端。第二电容连接在第四晶体管的控制端和第二端之间。
[0012]根据本发明的第二方面，提供了一种栅极驱动电路，包括多个级联的上述的移位寄存器，移位寄存器的输出端被配置为向相对应的像素电路提供栅极驱动信号。其中，一级的移位寄存器的上拉控制模块和输出端与下一级的移位寄存器连接。
[0013]在本发明的实施例中，上拉控制模块包括控制端、第一端和第二端。上拉模块包括控制端、第一端和第二端。下拉控制模块包括控制端、第一端和第二端。下拉模块包括控制端、第一端和第二端。上拉控制模块的控制端与时钟信号端连接，第一端与第一输入端连接，第二端与上拉模块的控制端连接。上拉模块的第一端与第一电压端连接，第二端与输出端连接。下拉控制模块的控制端与上拉控制模块的第二端连接，第一端与第二输入端连接，第二端与下拉模块的控制端连接。下拉模块的第一端与第二电压端连接，第二端与输出端连接。其中，一级的移位寄存器的上拉控制模块的第二端与下一级的移位寄存器的第一输入端连接，一级的移位寄存器的输出端与下一级的移位寄存器的第二输入端连接。
[0014]根据本发明的第三个方面，提供了一种阵列基板，包括上述的栅极驱动电路。
[0015]根据本发明的第四个方面，一种显示装置，包括上述的阵列基板。
[0016]根据本发明的第五个方面，一种移位寄存器的驱动方法，用于驱动上述的移位寄存器，包括:第一阶段，使得上拉控制模块导通，上拉模块导通，下拉控制模块导通，下拉模块截止。输出端输出高电平。第二阶段，使得上拉控制模块截止，上拉模块导通，下拉控制模块导通，下拉模块截止。输出端输出高电平。第三阶段，使得上拉控制模块截止，上拉模块导通，下拉控制模块导通，下拉模块导通。输出端输出高电平。第四阶段，使得上拉控制模块导通，上拉模块截止，下拉控制模块截止，下拉模块导通。输出端输出低电平。第五阶段，使得上拉控制模块截止，上拉模块截止，下拉控制模块截止，下拉模块导通。输出端输出高电平。第六阶段，使得上拉控制模块截止，上拉模块截止，下拉控制模块截止，下拉模块导通。输出端输出高电平。
[0017]在本发明的实施例中，上拉控制模块包括控制端、第一端和第二端。上拉模块包括控制端、第一端和第二端。下拉控制模块包括控制端、第一端和第二端。下拉模块包括控制端、第一端和第二端。上拉控制模块的控制端与时钟信号端连接，第一端与第一输入端连接，第二端与上拉模块的控制端连接。上拉模块的第一端与第一电压端连接，第二端与输出端连接。下拉控制模块的控制端与上拉控制模块的第二端连接，第一端与第二输入端连接，第二端与下拉模块的控制端连接。下拉模块的第一端与第二电压端连接，第二端与输出端连接。在第一阶段，第一输入端的信号有效，第二输入端的信号无效，时钟信号端的信号有效，第一电压端是高电平，第二电压端是低电平。在第二阶段，第一输入端的信号有效，第二输入端的信号无效，时钟信号端的信号无效，第一电压端是高电平，第二电压端是高电平。在第三阶段，第一输入端的信号无效，第二输入端的信号有效，时钟信号端的信号无效，第一电压端是高电平，第二电压端是高电平。在第四阶段，第一输入端的信号无效，第二输入端的信号无效，时钟信号端的信号有效，第一电压端是高电平，第二电压端是低电平。在第五阶段，第一输入端的信号无效，第二输入端的信号无效，时钟信号端的信号无效，第一电压端是高电平，第二电压端是高电平。在第六阶段，第一输入端的信号有效，第二输入端的信号无效，时钟信号端的信号无效，第一电压端是高电平，第二电压端是高电平。
[0018]根据本发明的实施例的移位寄存器及驱动方法、栅极驱动电路、阵列基板以及显示装置，对于电路结构进行了简化，可以实现窄边框或者超高分辨率的屏幕中。
【附图说明】
[0019]为了更清楚地说明本发明的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本发明的一些实施例，而非对本发明的限制，其中:
[0020]图1是现有技术中的AMOLED的移位寄存器的示意性的电路图；
[0021 ]图2是根据本发明的第一实施例的移位寄存器的框图；
[0022]图3是图2所示的移位寄存器的示意性的电路图；
[0023]图4是图3所示的移位寄存器的时序图；
[0024]图5是根据本发明的第二实施例的栅极驱动电路的示意性的结构图；
[0025 ]图6是图5所示的栅极驱动电路的时序图。
【具体实施方式】
[0026]为了使本发明的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本发明的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其他实施例，也都属于本发明保护的范围。
[