FT的栅极与初始化电压输入端连接；由所述初始化电压输入端输入初始化电压Vinit;
[0094]本发明实施例所述的像素电路通过第二初始化模块142可以在初始化阶段对驱动晶体管DTFT的栅极的电位进行初始化。
[0095]具体的，在图4所示的实施例中，所述发光控制模块11与发光控制信号输入端连接；由所述发光控制信号输入端输入发光控制信号EM;
[0096]所述发光控制模块11用于在发光阶段在发光控制信号EM的控制下控制所述驱动晶体管DTFT的第一极与所述第一电源信号输入端Vl连接，并控制所述驱动晶体管DTFT的第二极与所述发光元件EL的第一端连接，从而控制所述驱动晶体管DTFT导通以驱动所述发光元件EL发光。
[0097]本发明实施例所述的像素电路通过所述发光控制模块11在发光阶段控制驱动驱动晶体管DTFT的第一极、第二极分别与V1、所述发光元件EL的第一端连接，可以控制驱动晶体管DTFT在发光阶段导通而驱动发光元件EL发光。
[0098]在如图4所示的实施例中，所述数据写入模块12和所述补偿模块13都与补偿控制信号输入端连接；由所述补偿控制信号输入端输入补偿控制信号GAT;
[0099]所述数据写入模块12在补偿阶段在所述补偿控制信号GAT的控制下，控制所述驱动晶体管DTFT的第二极写入数据电压Vdata，所述补偿模块13在补偿阶段控制所述驱动晶体管DTFT的第一极和所述驱动晶体管DTFT的栅极连接；
[0100]所述第一初始化模块141和所述第二初始化模块142与初始化控制信号输入端连接，由所述初始化控制信号输入端输入初始化控制信号RST;
[0101 ]所述第一初始化模块141在初始化阶段在所述初始化控制信号RST的控制下，控制发光元件EL的第一端接入由所述初始化电压输入端输入的初始化电压Vinit;
[0102]所述第二初始化模块142在初始化阶段在所述初始化控制信号RST的控制下，控制驱动晶体管DTFT的栅极接入由初始化电压输入端输入的初始化电压Vin i t。
[0103]本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中一极称为第一极，另一极称为第二极，所述第一极可以为源极或漏极，则所述第二极可以相应为漏极或源极。此外，按照晶体管的特性区分可以将晶体管分为η型晶体管或P型晶体管。在本发明实施例提供的驱动电路中，所有晶体管均是以P型晶体管为例进行的说明，可以想到的是在采用η型晶体管实现时是本领域技术人员可在没有做出创造性劳动前提下轻易想到的，因此也是在本发明的实施例保护范围内的。
[0104]具体的，如图5所示，所述数据写入模块12可以包括数据写入晶体管Tl:
[0105]所述数据写入晶体管Tl的栅极与补偿控制信号输入端连接，所述数据写入晶体管Tl的第一极与所述驱动晶体管DTFT的第二极连接，所述数据写入晶体管Tl的第二极与数据电压写入端连接；
[0106]所述补偿模块13可以包括补偿晶体管Τ2;
[0107]所述补偿晶体管Τ2的栅极与所述补偿控制信号输入端连接，所述补偿晶体管Τ2的第一极与所述驱动晶体管DTFT的第一极连接，所述补偿晶体管Τ2的第二极与所述驱动晶体管DTFT的栅极连接；
[0108]由所述补偿控制信号输入端输入补偿控制信号GAT;由所述数据电压写入端写入的数据电压标示为Vdata。
[0109]在图5所示的像素电路的实施例中，Tl和T2都为P型TFT，在补偿阶段补偿控制信号GAT为低电平，以使得Tl和T2都导通。但是在实际操作时，Tl、T2也可以被替换为η型晶体管，此时Tl和Τ2为栅极接入高电平信号时导通，在此对Tl和Τ2的晶体管类型不做限定。
[0110]具体的，如图6所示，所述第一初始化模块141可以包括第一初始化晶体管Τ3:
[0111]所述第一初始化晶体管Τ3的栅极与所述初始化控制信号输入端连接，所述第一初始化晶体管Τ3的第一极与所述初始化电压输入端连接，所述第一初始化晶体管Τ3的第二极与所述发光元件EL的第一端连接；
[0112]所述第二初始化模块142可以包括第二初始化晶体管Τ4:
[0113]所述第二初始化晶体管Τ4的栅极与初始化控制信号输入端连接，所述第二初始化晶体管Τ4的第一极与所述驱动晶体管DTFT的栅极连接，所述第二初始化晶体管Τ4的第二极与初始化电压输入端连接；
[0114]由所述初始化控制信号输入端输入初始化控制信号RST，由所述初始化电压输入端输入初始化电压Vinit。
[0115]在如图6所示的像素电路的实施例中，T3和T4都为P型晶体管，在初始化阶段初始化控制信号RST为低电平，以使得T3和T4都导通。但是在实际操作时，T3、T4也可以被替换为η型晶体管，此时Τ3和Τ4为栅极接入高电平信号时导通，在此对Τ3和Τ4的晶体管类型不做限定。
[0116]具体的，如图7所示，所述发光控制模块包括第一发光控制晶体管Τ5和第二发光控制晶体管Τ6 ；
[0117]所述第一发光控制晶体管Τ5的栅极与发光控制信号输入端连接，所述第一发光控制晶体管Τ5的第一极与所述第一电源信号输入端VI，所述第一发光控制晶体管Τ5的第二极与所述驱动晶体管DTFT的第一极连接；
[0118]所述第二发光控制晶体管Τ6的栅极与所述发光控制信号输入端连接，所述第二发光控制晶体管Τ6的第一极与所述驱动晶体管DTFT的第二极连接，所述第二发光控制晶体管Τ6的第二极与所述发光元件EL的第一端连接；
[0119]由所述发光控制信号输入端输入发光控制信号ΕΜ。
[0120]在如图7所示的像素电路的实施例中，Τ5和Τ6都为P型晶体管，在初始化阶段初始化控制信号RST为低电平，以使得Τ5和Τ6都导通。但是在实际操作时，Τ5、Τ6也可以被替换为η型晶体管，此时Τ5和Τ6为栅极接入高电平信号时导通，在此对Τ5和Τ6的晶体管类型不做限定。
[0121]优选的，在如图6所示的实施例的基础上，如图8所示，本发明实施例所述的像素电路还可以包括第二存储电容C2;所述第二存储电容C2的第一端与所述驱动晶体管DTFT的栅极连接，所述第二存储电容C2的第二端与所述初始化电压输入端连接，以使得阵列基板上与该初始化电压输入端连接的初始电压线可以实现网格状布局，可以实现更稳定的驱动。
[0122]具体的，如图9所示，所述发光元件可以为有机发光二极管0LED，所述发光元件的第一端为所述有机发光二极管OLED的阳极，所述发光二极管的第二端为所述有机发光二极管OLED的阴极。
[0123]下面通过一具体实施例来说明本发明所述的像素电路。
[0124]如图10所示，本发明所述的像素电路的一具体实施例包括有机发光二极管0LED、驱动晶体管DTFT、第一存储电容Cl、发光控制模块、初始化模块、数据写入模块和补偿模块，其中，
[0125]所述第一存储电容Cl的第一端与所述驱动晶体管DTFT的栅极连接，所述第一存储电容Cl的第二端与高电平输出端VDD连接；
[0126]所述数据写入模块包括数据写入晶体管Tl;
[0127]所述数据写入晶体管Tl的栅极与输入补偿控制信号GAT的补偿控制信号输入端连接，所述数据写入晶体管Tl的第一极与所述驱动晶体管DTFT的第二极连接，所述数据写入晶体管Tl的第二极与写入数据电压Vdata的数据电压写入端连接；
[0128]所述补偿模块包括补偿晶体管Τ2;
[0129]所述补偿晶体管Τ2的栅极与输入所述补偿控制信号GAT的补偿控制信号输入端连接，所述补偿晶体管Τ2的第一极与所述驱动晶体管DTFT的第一极连接，所述补偿晶体管Τ2的第二极与所述驱动晶体管DTFT的栅极连接；
[0130]所述第一初始化模块包括第一初始化晶体管T3;
[0131]所述第一初始化晶体管T3的栅极与输入所述初始化控制信号RST的初始化控制信号输入端连接，所述第一初始化晶体管T3的第一极与输入所述初始化电压Vinit的初始化电压输入端连接，所述第一初始化晶体管T3的第二极与有机发光二极管OLED的阳极连接；
[0132]所述第二初始化模块包括第二初始化晶体管T4;
[0133]所述第二初始化晶体管T4的栅极与输入初始化控制信号RST的初始化控制信号输入端连接，所述第二初始化晶体管T4的第一极与所述驱动晶体管DTFT的栅极连接，所述第二初始化晶体管T4的第二极与输出初始化电压Vinit的初始化电压输入端连接;以及，
[0134]所述发光控制模块包括第一发光控制晶体管T5和第二发光控制晶体管T6;
[0135]所述第一发光控制晶体管T5的栅极与输入发光控制信号EM的发光控制信号输入端连接，所述第一发光控制晶体管T5的第一极与所述高电平输出端VDD连接，所述第一发光控制晶体管T5的第二极与所述驱动晶体管DTFT的第一极连接；
[0136]所述第二发光控制晶体管T6栅极与输入所述发光控制信号EM的发光控