移位寄存器与液晶显示装置的制作方法

专利名称：移位寄存器与液晶显示装置的制作方法
技术领域：
本发明涉及 一 种移位寄存器与采用该移位寄存器的液晶显
示装置。
背景技术：
目前薄膜晶体管(Thin Film Transistor, TFT)液晶显示器已 逐渐成为各种数字产品的标准输出设备，然而，其需要设计适 当的驱动电路以保证其稳定工作。
通常，液晶显示器驱动电路包括 一 数据驱动电路与 一 扫描 驱动电路。数据驱动电路用来控制每 一 像素单元的显示亮度， 扫描驱动电路则用来控制薄膜晶体管的导通与截止。两驱动电 路均采用移位寄存器作为核心电路单元。通常，移位寄存器是 由多个移位寄存单元串联而成，且前一移位寄存单元的输出信 号为后一移位寄存单元的输入信号。
请参阅图1 ，是 一 种现有技术移位寄存器的移位寄存单元的 电路图。该移位寄存单元1 00包括 一 第 一 时钟反相电路110、 一 换流电路120与 一 第二时钟反相电路130。该移位寄存单元100 的各电路均由PMOS(P-channel Metal Oxide Semiconductor, P沟 道金属氧化物半导体)型晶体管组成，每一 PMOS型晶体管均包 括 一 栅极、 一 源极与 一 漏极。
该第一时钟反相电路110包括一第一 PMOS型晶体管M1 、 一第二晶体管M2、 一第三晶体管M3、 一第四晶体管M4、 一第 一输出端VOl与一第二输出端V02。该第一晶体管Ml的栅极 接收该移位寄存单元100的前一移位寄存单元(图未示)的输出 信号VS ，其源极接收来自外部电路的高电平信号VDD,其漏极 连接至该第二晶体管M2的源极。该第二晶体管M2的栅极与其 漏极接收来自外部电路的低电平信号VSS 。该第三晶体管M3与该第四晶体管M4的栅极均接收来自外部电路的反相时钟信号T§， 二者的漏极分别作为该第一时钟反相电路110的第一输出 端VOl与第二输出端V02 ， 且该第三晶体管M3的源极连接至 该第 一 晶体管Ml的漏极，该第四晶体管M4的源极连接至该第 一晶体管Ml的栅极。
该换流电路120包括 一 第五晶体管M5 、 一第六晶体管M6 与一信号输出端VO。该第五晶体管M5的栅极连接至该第一输 出端VOl,其源极接收来自外部电路的高电平信号VDD,其漏 极连接至该第六晶体管M6的源极。该第六晶体管M6的栅极连 接至该第二输出端 V02,其漏极接收来自外部电路的低电平信 号VSS，其源极为该移位寄存单元100的信号输出端VO。
该第二时钟反相电路130包括一第七晶体管M7、 一第八晶 体管M8、 一第九晶体管M9与 一第十晶体管MIO。该第七晶体 管M7的栅极连接至该信号输出端VO，其源极接收来自外部电 路的高电平信号VDD ,其漏极连接至该第八晶体管M8的源极。 该第八晶体管M8的栅极与其漏极均接收来自外部电路的低电 平信号VSS。该第九晶体管M9的源极连接至该第 一输出端VOl , 其栅极接收来自外部电路的时钟信号TS ,其漏极连接至该第七 晶体管M7的漏极。该第十晶体管的栅极接收外部电路的时钟信 号TS，其源极连接至该第二输出端V02,其漏极连接至该信号 输出端VO。
请一并参阅图2，是该移位寄存单元100的工作时序图。在 Tl时段内，该前 一 移位寄存单元的输出信号VS由高电平跳变
为低电平，反相时钟信号巧由低电平跳变为高电平，则使该第 三晶体管M3与该第四晶体管M4截止，从而使该第 一 时钟反相 电路110断开。而该时钟信号TS由高电平跳变为低电平，使该 第九晶体管M9与该第十晶体管M10导通，从而使该第二时钟 反相电路130导通，而该信号输出端VO初始状态的高电平经该 第十晶体管M10,使该第六晶体管M6截止，而该第八晶体管 M8输出的低电平经由该第九晶体管M9，使该第五晶体管M5 导通，从而使其源极的高电平信号VDD输出至该信号输出端
vo，故该信号输出端vo保持高电平输出。
在T2时段内，该反相时钟信号巧由高电平跳变为低电平， 则使该第三晶体管M3与该第四晶体管M4导通，从而使该第一 时钟反相电路11 0导通。而该时钟信号TS由低电平跳变为高电 平，则使该第九晶体管M9与该第十晶体管M10截止，从而使 该第二时钟反相电路1 30断开。该输入信号VS由高电平跳变为 低电平，则使该第一晶体管Ml导通，其源极的高电平VDD经 该第三晶体管M3截止该第五晶体管M5 ，且该输入信号VS的 低电平经该第四晶体管M4导通该第六晶体管M6 ，使该信号输 出端VO输出低电平。
在T3时段内，该反相时钟信号T§由低电平跳变为高电平， 则使该第三晶体管M3与该第四晶体管M4截止，从而使该第一 时钟反相电路110断开。而该时钟信号TS由高电平跳变为低电 平，使该第九晶体管M9与该第十晶体管M10导通，从而使该 第二时钟反相电路1 30导通。该信号输出端VO的低电平导通该 第七晶体管M7 ，其源极的高电平经该第九晶体管M9截止该第 五晶体管M5 。同时，该信号输出端VO的低电平也经该第十晶 体管M10 ，导通该第六晶体管M6 ，该第六晶体管M6的漏极低 电平使该信号输出端VO保持低电平输出。
在T4时段内，该反相时钟信号巧由高电平跳变为低电平， 则使该第三晶体管M3与该第四晶体管M4导通，从而使该第一 时钟反相电路11 0导通。而该时钟信号TS由低电平跳变为高电 平，使该第九晶体管M9与该第十晶体管M10截止，从而使该 第二时钟反相电路120断开。输入信号VS的高电平经该第四晶 体管M4截止该第六晶体管M6 ，而该第二晶体管M2的漏极低 电平经该第三晶体管M3导通该第五晶体管M5 ，使其源极的高 电平输出至该信号输出端VO,使该信号输出端VO的输出由低 电平跳变为高电平。
从工作时序可见，该移位寄存单元100的前一移位寄存单
元在Tl时段与T2时段内输出信号，而该移位寄存单元100在 T2时段与T3时段内输出信号，两输出信号在T2时段存在信号重叠情况，从而导致釆用该移位寄存器作为数据驱动电路与扫 描驱动电路的液晶显示装置，在进行行扫描或列扫描时，存在 相邻二朽-(Row)或列(Column)同时进4亍扫描的现象，导致加栽信 号产生相互干扰，使画面产生色差。

发明内容
为了解决现有技术移位寄存器输出信号存在重叠的问题， 有必要提供 一 种输出信号无重叠的移位寄存器。
为了解决现有技术因移位寄存器输出信号存在重叠而导致 液晶显示装置的显示画面存在色差的问题，有必要提供 一 种无 色差的液晶显示装置。
一种移位寄存器，其包括多个移位寄存单元。每 一 移位寄 存单元均接来自收外部电路的两时钟信号，两相邻的移位寄存 单元所接收的两时钟信号相反，且前 一 移位寄存单元的输出信 号为后 一 移位寄存单元的输入信号。每 一 移位寄存单元均包括 一信号输出电路、 一信号输入电路与一逻辑转换电路。该信号 输出电路接收来自外部电路的第 一 时钟信号，其包括 一 第 一 晶 体管与 一 第二晶体管，该第 一 时钟信号经该第 一 晶体管输出， 一截止信号经该第二晶体管输出。该信号输入电路接收来自外 部电路的第二时钟信号与前一级移位寄存单元的输出信号，并 向该信号输出电路的第 一 晶体管输出控制信号，其包括 一 始终 处于导通状态的第三晶体管，该第三晶体管向该信号输入电路 的输出端放电，并保持其输出信号在 一 时钟周期内不变。该逻 辑转换电路接收该信号输入电路的输出信号，并输出 一 控制信 号，控制该第二晶体管的导通与截止。当该信号输入电路输入 导通信号时，该导通信号导通该第 一 晶体管与该逻辑转换电路， 使该第 一 时钟信号经由该第 一 晶体管输出，同时该逻辑转换电 路输出 一 截止信号，使该第二晶体管截止；反之，当该信号输 入电路输入截止信号时，使该第 一 晶体管截止，该逻辑转换电 路自动输出一导通信号，使该第二晶体管导通，从而输出一截 止信号。
一种液晶显示装置，其包括 一 液晶面板， 一 数据驱动电路 与 一 扫描驱动电路。该数据驱动电路与该扫描驱动电路均包括 移位寄存器。每 一 移位寄存器包括多个移位寄存单元，每 一 移 位寄存单元均接来自收外部电路的时钟信号，两相邻的移位寄 存单元所接收的两时钟信号相反，且前 一 移位寄存单元的输出 信号为后 一 移位寄存单元的输入信号。每 一 移位寄存单元均包 括 一 信号输出电路、 一 信号输入电路与 一 逻辑转换电路。该信 号输出电路接收来自外部电路的第一时钟信号，其包括一第一 晶体管与 一 第二晶体管，该第 一 时钟信号经该第 一 晶体管输出， 一截止信号经该第二晶体管输出。该信号输入电路接收来自外 部电路的第二时钟信号与前一级移位寄存单元的输出信号，并 向该信号输出电路的第 一 晶体管输出控制信号，其包括 一 始终 处于导通状态的第三晶体管，该第三晶体管向该信号输入电路 的输出端放电，并保持其输出信号在一时钟周期内不变。该逻 辑转换电路接收该信号输入电路的输出信号，并输出 一 控制信 号，控制该第二晶体管的导通与截止。该信号输入电路输入导 通信号时，该导通信号导通该第 一 晶体管与该逻辑转换电路， 使该第 一 时钟信号经由该第 一 晶体管输出，同时该逻辑转换电 路输出 一 截止信号，使该第二晶体管截止。反之，当该信号输 入电路输入截止信号时，使该第 一 晶体管截止，该逻辑转换电 路自动输出 一 导通信号，使该第二晶体管导通，从而输出 一 截 止信号。
该移位寄存单元接收来自外部电路的导通信号，且当该第 一时钟信号为导通信号时，该移位寄存单元输出一导通信号， 同时，该导通信号输入后一移位寄存单元，并为其第三晶体管 充电。当该第一时钟信号为截止信号时，该第二时钟信号为导 通信号，则该移位寄存单元输出截止信号，该后 一 移位寄存单 元的第三晶体管放电使其第 一 晶体管保持导通，从而输出该第 二时钟信号即为 一 导通信号。由于该第 一 时钟信号与该第二时 钟信号互为反相信号，故移位寄存器的相邻二移位寄存单元的
输出信号无重叠，采用该移位寄存器的液晶显示装置不会出现
相邻行或列同时进行扫描的现象，从而避免加载信号产生的相 互干扰现象，画面不会产生色差。


图l是一种现有技术移位寄存器的移位寄存单元的电路图。
图2是图1所示移位寄存单元的工作时序图。 图3是本发明移位寄存器 一 较佳实施方式的电路结构框图。 图4是图3所示移位寄存器的 一 移位寄存单元的电路图。 图5是图3所示移位寄存器的工作时序图。
图6是应用图3所示移位寄存器的主动矩阵液晶显示装置的 结构示意图。
具体实施例方式
请参阅图3,是本发明移位寄存器一较佳实施方式的电路结 构框图。该移位寄存器20包括多个结构相同的移位寄存单元 200。该多个移位寄存单元200依次串联，且前一移位寄存单元 200的输出信号为后一移位寄存单元200的输入信号。每一移位 寄存单元200包括一时钟信号输入引脚CLK、 一反相时钟信号 输入引脚^EE 、 一信号输入引脚VIN 、 一第 一 信号输出引脚 V0UT1 、 一第二信号输出引脚VOUT2与 一 测试信号引脚VCT。 该移位寄存器20的前 一 移位寄存单元200的时钟信号输入引脚 CLK接收来自外部电路(图未示)的时钟输入信号CLOCK,其反
相时钟信号输入引脚^接收来自外部电路的反相时钟输入信 号 CLOCK ，其信号输入引脚VIN作为该移位寄存单元200的信 号输入端，其第 一信号输出引脚VOUT1连接至后一移位寄存单 元200的信号输入引脚VIN,其第二信号输出引脚VOUT2向外 部电路输出信号，其测试信号引脚VCT接收来自外部电路的测 试信号VT。后一移位寄存单元200的连接方式与其相似，其区 别在于后 一 移位寄存单元200的时钟信号输入引脚CLK接收
来自外部电路的反相时钟输入信号CLOCK,其反相时钟信号输 入引脚^E接收来自外部电路的时钟输入信号CLOCK。其余移
位寄存单元200的连接方式 循前述两移位寄存单元200的连 接方式，其时钟信号输入引脚CLK与其反相时钟信号输入引脚 分别交替接收该时钟输入信号CLOCK与该反相时钟输入信 号CLOCK 。
请参阅图4,是该移位寄存器20的一移位寄存单元200的 电路图。该移位寄存单元200包括一信号输入电路211、 一逻辑 转换电路212、一测试信号输入电路213与一信号输出电路214。 该信号输入电路211的输出端与该测试信号输入电路213的输 出端连接至一节点218。该移位寄存单元200的各电路均由 PMOS型晶体管组成，每 一 晶体管均包括 一 栅极、 一 源极与 一 漏 极。
该信号输入电路211包括一第一晶体管Pl、 一第二晶体管 P2与 一 第三晶体管P3。该第 一 晶体管Pl的漏极接收来自外部 电路的低电平信号VGL,其栅极是该移位寄存单元200的输入 信号引脚VIN,其源极连接至该第二晶体管P2的漏极。该第二 晶体管P2的源极连接至该第一晶体管Pl的栅极，其栅极是该
移位寄存单元200的反相时钟信号输入引脚^EI ，其漏极连接至 该第三晶体管P3的源极。该第三晶体管P3的栅极接收来自外 部电路的低电平信号VGL ，其漏极连接至节点2 1 8 。
该逻辑转换电路212包括一第四晶体管P4、 一第五晶体管 P5、 一第六晶体管P6与一第七晶体管P7。该第四晶体管P4的 漏极与栅极接收来自外部电路的低电平信号VGL,其源极连接 至该第五晶体管P5的漏极。该第五晶体管P5的栅极连接至该 节点218,其源极接收来自外部电路的高电平信号VGH。该第 六晶体管P6的栅极连接至该第四晶体管P4的源极，其漏极接 收来自外部电路的低电平信号VGL,其源极连接至该第七晶体 管P7的漏极。该第七晶体管P7的栅极连接至该节点218，其源 极接收来自外部电路的高电平信号VGH。
该信号输出电路214包括一第八晶体管P8、 一第九晶体管 P9、 一第十晶体管P10与一第十一晶体管Pll。该第八晶体管 P8的漏极是该移位寄存单元200的时钟信号输入引脚CLK,其栅极连接至该节点2 1 8 ，自其源极引出该移位寄存单元200的第 一信号输出引脚V0UT1。该第九晶体管P9的栅极连接至该第六 晶体管P6的源极，其漏极连接至该第八晶体管P8的源极，其 源极接收来自外部电路的高电平信号VGH。该第十晶体管P10 的漏极连接至该时钟信号输入引脚CLK,其栅极连接至该节点 218,自其源极引出该第二信号输出引脚VOUT2。该第十一晶体 管Pll的漏极连接至该第十晶体管P10的源极，其栅极连接至 该第六晶体管P6的源极，其源极接收来自外部电路的高电平信 号VGH。
该测试信号输入电路213包括一第十二晶体管P12，该第十 二晶体管P12的栅极为测试信号引脚VCT,其源极连接至其栅 极，其漏极连接至该节点2 1 8 。
请参阅图5 ，是该移位寄存器20的工作时序图。在Tl时段 内，该输入信号引脚VIN接收来自外部电路的低电平信号VGL ， 该时钟输入信号CLOCK由高电平跳变为低电平，该反相时钟输 入信号CLOCK由低电平跳变为高电平，该第一晶体管P1导通， 该第二晶体管P2截止，而该第三晶体管P3 —直处于导通状态， 其作用类似于一电容器。该第一晶体管Pl的漏极低电平信号 VGL经由该第三晶体管P3自该节点2 1 8输出低电平，同时为该 第三晶体管P3进行充电。当该节点218的电压漂移(Floating) 时，该第三晶体管P3对该节点2 1 8的电压进行保持，使该节点 2 1 8输出稳定的低电平。自该节点2 1 8输出的低电平使该第八晶 体管P8与该第十晶体管P10导通，该时钟信号引脚CLK输出 的低电平经由该第八晶体管P8与该第一信号输出引脚VOUT1 向后一移位寄存单元200输出 一低电平信号VGL,同时也经由 该第十晶体管P10与该第二信号输出引脚VOUT2向外部电路输 出低电平信号VGL。另外，自该节点218输出的低电平也使该 逻辑转换电路212的第五晶体管P5与该第七晶体管P7导通， 该第五晶体管P5与该第七晶体管P7分别输出高电平至该第九 晶体管P9与该第十一晶体管Pll的栅极，使该第九晶体管P9
与该第十 一 晶体管Pl 1截止，从而使该第 一 信号输出引脚VOUT1与该第二信号输出引脚VOUT2的输出不受该第九晶体 管P9与该第十 一 晶体管Pl 1漏极的高电平影响。
在T1时段内，当该移位寄存单元200的第 一信号输出引脚 VOUT1向其后 一 移位寄存单元200输入低电平时，由于后 一 移 位寄存单元200的时钟信号输入引脚CLK接收来自外部电路的 反相时钟输入信号CLOCK ,其反相时钟信号输入引脚^H接收 来自外部电路的时钟输入信号CLOCK ，且此时时钟输入信号 CLOCK为低电平，该反相时钟输入信号CLOCK为高电平，故使 后一移位寄存单元200的第一晶体管与第二晶体管导通，其信 号输入电路211输出低电平，且为其第三晶体管充电，以保证 其信号输入电路211在 一 时钟周期内输出稳定的低电平，后一 移位寄存单元200的信号输入电路211输出的低电平使其逻辑 转换电路212截止该第九晶体管与该第十晶体管，则其信号输 出电路211输出与反相时钟输入信号CLOCK同步的高电平。
在T2时段内，该移位寄存单元200的输入信号引脚VIN的 输入信号由低电平跳变为高电平。该时钟输入信号CLOCK由低 电平跳变至高电平，该反相时钟输入信号CLOCK由高电平跳变 至低电平，该第二晶体管P2导通，使该节点2 1 8的输出由低电 平跳变为高电平，从而使该第八晶体管P8与该第十晶体管P10 截止。此时，该第四晶体管P4与该第六晶体管P6源极的低电 压信号VGL使该第九晶体管P9与该第十 一 晶体管Pl 1导通， 从而使该第 一 信号输出引脚VOUT1与该第二信号输出引脚 VOUT2的输出信号由低电平跳变至高电平，实现逻辑转换功能。
在T2时段内，当该移位寄存单元200的后一移位寄存单元 200接收到该第 一信号输出引脚VOUT1输出的高电平后，其时
钟信号引脚CLK为低电平，该反相时钟信号输入引脚为高 电平，使该后一移位寄存单元200的第一晶体管与第二晶体管 截止，而在Tl时段内储能的第三晶体管开始放电，使后一移位 寄存单元200的信号输入电路211保持低电平输出，输出的低 电平导通其信号输出电路214的第八晶体管与第十晶体管，从 而使其第一信号输出引脚VOUT1与第二信号输出引脚VOUT2
的输出信号由高电平跳变为低电平。
该测试信号输入电路213正常工作情况下保持截止状态， 对该移位寄存器的工作无影响，其仅在测试液晶面板时激活。
从工作时序上可以看出，当该输入信号引脚VIN接收 一 低 电平导通信号时，该低电平信号VGL使该第八晶体管P8与该 第十晶体管P10导通，输出其源极的时钟输入信号CLOCK,并 向其后 一移位寄存单元200输出该时钟输入信号CLOCK。当时 钟输入信号CLOCK输出导通信号时，该后 一移位寄存单元200 的第三晶体管开始充电，以保证其信号输入电路211在 一 时钟 周期内稳定输出一低电平，即使后一移位寄存单元200的第八 晶体管P8与第九晶体管P9导通，输出其源极的反相时钟输入 信号CLOCK 。由于该时钟输入信号CLOCK与该反相时钟输入信 号CLOCK的波形相反，故该移位寄存单元200与其后一移位寄 存单元200的输出波形无重叠。
请参阅图6 ,是应用该移位寄存器20的主动矩阵式液晶显 示装置的结构示意图。该液晶显示装置30包括一液晶显示面板 31、 一数据驱动电路32与 一 扫描驱动电路33 。该液晶显示面板 31包括一上基板(图未示)、 一下基板(图未示)与一夹持在上基板 与下基板间的液晶层(图未示)，且在该下基板邻近液晶层 一 侧设 置有一用来控制液晶分子扭转状况的薄膜晶体管阵列(图未示)。 该扫描驱动电路33输出扫描信号以控制该液晶显示面板31的 薄膜晶体管阵列的导通与关断状态，该数据驱动电路32输出数 据信号控制该液晶显示装置30显示画面变化。该扫描驱动电路 33与该数据驱动电路32皆利用该移位寄存器20控制扫描信号 与数据信号的输出时序，从而控制该液晶显示面板3 1的显示。 该移位寄存器20可与该液晶显示装置30的薄膜晶体管阵列于 同 一 制造工艺下形成。
由于该移位寄存器20的各级移位寄存单元200的输出不存 在信号重叠现象，故使得使用该移位寄存器20作为扫描驱动电 路32与数据驱动电路33的液晶显示装置30在进行行扫描或列 扫描时，其输出扫描信号与数据信号不会产生信号干扰，从而
避免显示画面出现色差。
权利要求
1. 一种移位寄存器，其包括多个移位寄存单元，每一移位寄存单元均接收来自收外部电路的两时钟信号，且前一移位寄存单元的输出信号为后一移位寄存单元的输入信号，其特征在于两相邻的移位寄存单元所接收的两时钟信号反相，每一移位寄存单元均包括一信号输出电路、一信号输入电路与一逻辑转换电路，该信号输出电路接收来自外部电路的第一时钟信号，其包括一第一晶体管与一第二晶体管，该第一晶体管输出该第一时钟信号，该第二晶体管输出一截止信号；该信号输入电路接收前一移位寄存单元的输出信号与来自外部电路与该第一时钟信号反相的第二时钟信号，并向该信号输出电路的第一晶体管输出控制信号，其包括一第三晶体管，该第三晶体管始终处于导通状态，且向该信号输入电路的输出端放电，并保持其输出信号在一时钟周期内不变；该逻辑转换电路接收该信号输入电路的输出信号，并输出一控制信号，控制该第二晶体管的导通与截止；当该信号输入电路输入导通信号时，该导通信号导通该第一晶体管与该逻辑转换电路，使该第一时钟信号经由该第一晶体管输出，同时该逻辑转换电路输出一截止信号，使该第二晶体管截止；反之，当该信号输入电路输入截止信号时，使该第一晶体管截止，该逻辑转换电路自动输出一导通信号，使该第二晶体管导通，从而输出一截止信号。
2. 如权利要求1所述的移位寄存器，其特征在于每一移位 寄存单元是由多个晶体管构成。
3. 如权利要求2所述的移位寄存器，其特征在于该晶体管 为PMOS型晶体管。
4. 如权利要求2所述的移位寄存器，其特征在于该信号输 入电路进一步包括一第四晶体管与一第五晶体管，该笫五晶体管 的漏极接收来自外部电路的低电平信号，其栅极与该第四晶体管 的源极均接收前 一 移位寄存单元的输出信号，其源极与该第四晶 体管的漏极相连，该第四晶体管的栅极接收该第二时钟输入信号，该第三晶体管的栅极接收低电平信号，其漏极连接至该第五晶体 管的源极，自其源极输出该信号输入电路的输出信号。
5. 如权利要求4所述的移位寄存器，其特征在于该逻辑转 换电路包括一第六晶体管、 一第七晶体管、 一第八晶体管与一第 九晶体管，该第六晶体管的漏极接收外部电路的低电平信号，其 栅极连接至漏极，其源极连接至该第七晶体管的漏极；该第七晶 体管的源极接收外部电路的高电平信号，其栅极连接至该第九晶 体管的栅极，该第八晶体管的漏极接收外部电路的低电平信号， 其栅极连接至该第六晶体管的源极，其源极连接至该第九晶体管 的漏极；该第九晶体管的栅极接收该信号输入电路的输出信号， 其漏极接收外部电路的高电平信号。
6. 如权利要求2所述的移位寄存器，其特征在于该移位寄 存单元进一步包括一测试信号输入电路。
7. 如权利要求6所述的移位寄存器，其特征在于该测试信 号输入电路包括 一 第十晶体管，该第十晶体管的栅极与源极接收 来自外部电路的测试信号，其漏极向该逻辑转换电路与该信号输 出电路输出信号。
8. 如权利要求2所述的移位寄存器，其特征在于该信号输 出电路进一步包括一第十一晶体管与一第十二晶体管，该第一晶 体管与该第十 一 晶体管的漏极接收该第 一 时钟信号，其栅极接收 该信号输入电路的输入信号，其漏极分别输出信号；该第二晶体 管与该第十二晶体管的栅极接收该逻辑转换电路的控制信号，其 源极接收外部电路的高电平信号，其漏极分别连接至该第 一晶体 管与该第十 一 晶体管的漏极。
9. 一种液晶显示装置，其包括一液晶面板、 一数据驱动电路 及 一 扫描驱动电路，该数据驱动电路与该扫描驱动电路均包括一 移位寄存器，其特征在于该移位寄存器是权利要求1至8中任 意一项所述的移位寄存器。
全文摘要
本发明涉及一种移位寄存器与采用该移位寄存器的液晶显示装置。该液晶显示装置包括一液晶面板、一数据驱动电路与一扫描驱动电路。该数据驱动电路与该扫描驱动电路均包括一移位寄存器。每一移位寄存器包括多个移位寄存单元，每一移位寄存单元均接收来自收外部电路的两时钟信号，且两个相邻的移位寄存单元所接收的时钟信号反相，前一移位寄存单元的输出信号为后一移位寄存单元的输入信号。每一移位寄存单元均包括一信号输出电路、一信号输入电路与一逻辑转换电路。该移位寄存器的输出信号无重叠，采用该移位寄存器的液晶显示装置无色差。
文档编号G02F1/133GK101206318SQ200610157860
公开日2008年6月25日 申请日期2006年12月22日 优先权日2006年12月22日
发明者杨文辉, 陈思孝 申请人:群康科技(深圳)有限公司;群创光电股份有限公司