专利名称：移位寄存器和液晶显示装置的制作方法
技术领域：
本发明是关于 一 种移位寄存器和采用该移位寄存器的液晶显 示装置。
背景技术：
液晶显示装置因具有低辐射性、体积轻薄短小和耗电低等特 点，已广泛应用在手机、个人数字助理、笔记本电脑、个人电脑 和电视等领域，并已成为目前显示装置的主流产品。通常，液晶 显示装置的驱动电路包括 一 数据驱动电路和 一 扫描驱动电路。数 据驱动电路用于控制每一像素单元的显示亮度，扫描驱动电路则 用于控制薄膜晶体管的导通与截止。两驱动电路均应用移位寄存 器作为其核心电路单元。移位寄存器是由多个移位寄存单元串联 而成，且前一级移位寄存单元的输出信号为后一级移位寄存单元 的输入信号，后一级移位寄存单元的输出信号为前一级移位寄存 单元的反馈信号。请参考图1，其是一种现有技术移位寄存单元的电路示意图。该移位寄存单元100包括一信号输入端VW1、 一信号输出端 V0UT1、 一时钟信号输入端CK、 一反相时钟信号输入端CKb、 一 高电平电源输入端VDD、 一低电平电源输入端Vss、 一反馈信号输 入端V0UT2、 一第一晶体管101、 一第二晶体管102、 一第三晶体 管103、 一第四晶体管104、 一第五晶体管105和一第六晶体管 106。该第一晶体管101的栅极电连接于该反相时钟信号输入端 CKb,漏极电连接于该信号输入端VIN1,源极电连接于该第四晶 体管104的栅极；该第二晶体管102的栅极和漏极均电连接于该 高电平电源输入端VoD,源极分别电连接于该第三晶体管103的 漏极和该第五晶体管105的栅极；该第三晶体管103的栅极.电连接于该信号输出端Voun，源极电连接于该低电平电源输入端VSS;该第四晶体管104的漏极电连接于该时钟信号输入端CK,源极分 别电连接于该第五晶体管105的漏极和该信号输出端VOUT!;该第 五晶体管105的源极电连接于该低电平电源输入端Vss;该第六 晶体管106的栅极电连接于该反馈信号输入端V0UT2，漏极电连接 于该信号输出端V0UT1 ，源极电连接于该低电平电源输入端Vss。 为了使该移位寄存单元100的输出V0UTi能够快速充电与放 电，负责充电的第四晶体管104与负责放电的第五、第六晶体管 105、 106必须要能承受较大的电流，所以其沟道宽度较大， 一般 来说其宽度约在数千微米左右，如此将会占据相当大的电路布局 空间。此外该移位寄存单元IOO是利用下一级输出VouT2作为其反馈信号以进行放电，若该移位寄存单元100为最后一级，则无下 一级输出为其反馈信号，则可能无法完全放电。请参考图2,其是该移位寄存单元100所在移位寄存器(图未 示)的时序示意图。其中，曲线15和17分别表示第(N-1)和N级 移位寄存单元的输出信号的充放电情形，N级为最后一级，因此 会出现放电不完全的情形，如虚框10所示。再以曲线15为例， 第(N-1)级的输出信号放电时间约为25 p s,且在第N级的输出信 号为充电时，仍未放电完全，使得相邻两级的信号重叠，如虚框 12所示，进而导致采用该移位寄存器作为数据驱动电路及扫描驱 动电路的液晶显示装置，在进行列扫描或行扫描时，存在相邻两 列或行同时进行扫描的现象，导致输出信号产生相互千扰，使画 面产生色差，造成液晶显示装置无法正常显示。发明内容为了克服现有技术中移位寄存器占电路布局空间大且信号重 叠的问题，有必要提供一种占电路布局空间小、无需后一级移位 寄存单元作为前一级移位寄存单元的反馈信号且输出信号无重叠 的移位寄存器。还有必要提供一种采用上述移位寄存器、显示良好的液晶显示装置。一种移位寄存器，其包括多个依次串联的移位寄存单元，每一移位寄存单元包括一时钟信号输入引脚、 一反相时钟信号输入 引脚、 一信号输入引脚、 一信号输出引脚、 一高电平电源引脚、一低电平电源引脚、 一第一晶体管、 一第二晶体管、 一第三晶体 管、 一 第四晶体管和 一 第五晶体管。在 一 移位寄存单元中，该第 一晶体管的漏极电连接于该信号输入引脚，栅极电连接于该反相时钟信号输入引脚，源极电连接于该第四晶体管的栅极；该第二 晶体管的栅极电连接于该反相时钟信号输入引脚，漏极电连接于 该高电平电源引脚，源极电连接于该第三晶体管的漏极；该第三 晶体管的栅极电连接于该时钟信号输入引脚，源极电连接于该低 电平电源引脚；该第四晶体管的漏极电连接于该时钟信号输入引 脚，源极电连接于该第五晶体管的漏极和该信号输出引脚；该第 五晶体管的栅极电连接于该第三晶体管的漏极，源极电连接于该 低电平电源引脚。在与该移位寄存单元相邻的移位寄存单元中， 该时钟信号输入引脚与该反相时钟信号输入引脚所接位置相反。一种液晶显示装置，其包括一液晶显示面板、 一数据驱动电 路和 一扫描驱动电路，该数据驱动电路为该液晶显示面板提供数 据信号，该扫描驱动电路为该液晶显示面板提供扫描信号，该数 据驱动电路和该扫描驱动电路分别包括一移位寄存器以控制数据 信号与扫描信号的输出时序。该移位寄存器包括多个依次串联的 移位寄存单元，每一移位寄存单元包括一时钟信号输入引脚、一 反相时钟信号输入引脚、 一信号输入引脚、 一信号输出引脚、一 高电平电源引脚、 一低电平电源引脚、 一第一晶体管. 一第二晶 体管、 一第三晶体管、 一第四晶体管和一第五晶体管。在一移位 寄存单元中，该第一晶体管的漏极电连接于该信号输入引脚，栅 极电连接于该反相时钟信号输入引脚，源极电连接于该第四晶体 管的栅极；该第二晶体管的栅极电连接于该反相时钟信号输入引 脚，漏极电连接于该高电平电源引脚，源极电连接于该第三晶体 管的漏极；该第三晶体管的栅极电连接于该时钟信号输入引脚， 源极电连接于该低电平电源引脚；该第四晶体管的漏极电连接于该时钟信号输入引脚，源极电连接于该第五晶体管的漏极和该信号输出引脚；该第五晶体管的栅极电连接于该第三晶体管的漏极，源极电连接于该低电平电源引脚。在与该移位寄存单元相邻的移 位寄存单元中，该时钟信号输入引脚与该反相时钟信号输入引脚所接位置相反。相较于现有技术，该移位寄存器的移位寄存单元所用的晶体 管数量少，占电路布局空间小，且无需后一级移位寄存单元作为 前一级移位寄存单元的反馈信号，而是通过反相时钟输入信号控 制第二晶体管、时钟输入信号控制第三晶体管，进而控制第五晶 体管的栅极电压准位，使输出信号周期性拉低，以减少或避免在 一帧时间内，电荷会储存在该第五晶体管的漏极造成输出信号的 准位上升影响输出波形，因而不会导致前一级移位寄存单元的输 出信号与后一级移位寄存单元的输出信号重叠。该液晶显示装置采用的移位寄存器的移位寄存单元所用的晶 体管数量少，占电路布局空间小，且无需后一级移位寄存单元作 为前一级移位寄存单元的反馈信号，而是通过反相时钟输入信号 控制第二晶体管、时钟输入信号控制第三晶体管，进而控制第五 晶体管的栅极电压准位，使输出信号周期性拉低，以减少或避免 在一帧时间内，电荷会储存于该第五晶体管的漏极造成输出信号 的准位上升影响输出波形，因而不会导致前一级移位寄存单元的 输出信号与后一级移位寄存单元的输出信号重叠。所以使用该移 位寄存器的扫描驱动电路及数据驱动电路在进行行扫描或列扫描 时，其输出扫描信号及数据信号不会产生信号干扰，从而避免显 示画面出现色差，因此该液晶显示装置显示良好。
图1是一种现有技术移位寄存单元的电路示意图。图2是图1中移位寄存单元所在移位寄存器的时序示意图。 图3是本发明移位寄存器较佳实施方式的结构示意图。 图4是图3的移位寄存单元的电路示意图。 图5是图1中移位寄存器的时序示意图。图6是釆用图3中移位寄存器的液晶显示装置的结构示意图。
具体实施方式
请参考图3 ,其是本发明移位寄存器较佳实施方式的结构示 意图。该移位寄存器20包括多个移位寄存单元200。该多个移位 寄存单元200依次串联，且前一级移位寄存单元200的输出信号 为后一级移位寄存单元200的输入信号。每一移位寄存单元200 包括一时钟信号输入引脚CK、 一反相时钟信号输入引脚CKb、一信号输入引脚Vm、一信号输出引脚VouT、 一高电平电源引脚V。D和一低电平电源引脚Vss。该移位寄存器20的一移位寄存单 元200的时钟信号输入引脚CK接收来自外部电路(图未示)的时钟 输入信号CK,其反相时钟信号输入引脚CKb接收来自外部电路 的反相时钟输入信号CKb,其高电平电源引脚Voo电连接外部高 电平电源(图未示)，以维持高电平，其低电平电源引脚Vss电连接 外部低电平电源(图未示)，以维持低电平，其信号输入引脚VIN 作为该移位寄存单元200的信号输入端，其信号输出引脚V0UT 电连接至后一级移位寄存单元200的信号输入引脚VIN。后一级 移位寄存单元200的连接方式与其相似。请参考图4，其是图3的一移位寄存单元200的电路示意图。 该移位寄存单元200包括一第一晶体管201、 一第二晶体管202、 —第三晶体管203、 一第四晶体管204、 一第五晶体管205和一緩 冲器(Buffer)206 。 上述五个晶体管均是NMOS(N-channel Metal-Oxide Semiconductor, N沟道金属氧化物半导体)型晶体管。 该第一晶体管201的漏极电连接于该信号输入引脚VIN，栅极电 连接于该反相时钟信号输入引脚CKb,源极电连接于该第四晶体 管204的栅极；该第二晶体管202的栅极电连接于该反相时钟信 号输入引脚CKb，漏极电连接于该高电平电源引脚VDD，源极电 连接于该第三晶体管203的漏极；该第三晶体管203的栅极电连 接于该时钟信号输入引脚CK,源极电连接于该低电平电源引脚 Vss;该第四晶体管204的漏极电连接于该时钟信号输入引脚CK, 源极电连接于该第五晶体管205的漏极；该第五晶体管205的栅极电连接于该第三晶体管203的漏极，源极电连接于该低电平电源引脚Vss;该緩冲器206的输入端电连接于该第四晶体管204 的源极，输出端电连接于该信号输出引脚VOUT。该緩冲器206是 由两个反相器串接而成，主要用于保持该移位寄存单元200的输出波形，避免输出波形失真。其中，与该移位寄存单元200相邻的上 一 级移位寄存单元200 和下一级移位寄存单元200的第 一、第二晶体管201、 202的栅极 电连接于其时钟信号输入引脚CK，第三晶体管203的栅极和第四 晶体管204的漏极电连接于其反相时钟信号输入引脚CKb。也即 相邻移位寄存单元200的时钟信号输入引脚CK与反相时钟信号 输入引脚CKb所接位置相反。请一并参考图5，其是图1中移位寄存器20的时序示意图。 在一移位寄存单元200中，在tl时刻，时钟输入信号CK为低电 平，反相时钟输入信号CKb为高电平，信号输入引脚Vw输入上 一级输出信号V0UT1为高电平，此时因反相时钟输入信号CKb为 高电平，第一、第二晶体管201、 202导通，该第一、第二晶体管 201、 202的源极为高电平，第四、第五晶体管204、 205导通； 因时钟输入信号CK为低电平，第三晶体管203截止，该第四晶 体管204的源极为低电平，经由该緩冲器206输出后，其输出信 号V0UT2为 <氐电平。在t2时刻，时钟输入信号CK为高电平，反相时钟输入信号 CKb为低电平，信号输入引脚V!N输入上一级输出信号VOUT1为 低电平，此时因反相时钟输入信号CKb为低电平，第一、第二晶 体管201、 202截止，该第一晶体管201的源极维持高电平，第四 晶体管204导通；因时钟输入信号CK为高电平，第三晶体管203 导通，其漏极为低电平，第五晶体管205截止；该第四晶体管204 的源极为高电平，经由该緩冲器206输出后，其输出信号V。UT2 为高电平。在t3时刻，时钟输入信号CK为低电平，反相时钟输入信号 CKb为高电平，信号输入引脚V!N输入上一级输出信号V0UT1为 低电平，此时因时钟输入信号CK为低电平，第三晶体管203截止；因反相时钟输入信号CKb为高电平，第 一、第二晶体管201、 202导通，该第 一 晶体管201的源极为低电平，该第二晶体管202 的源极为高电平，该第四晶体管204截止，第五晶体管205导通， 该第五晶体管205的源极为低电平，经由该緩冲器206输出后，其输出信号VouT2为低电平。此时该移位寄存单元200的下一级移位寄存单元200的输出 V0UT3为高电平。该移位寄存单元200的下一级移位寄存单元200 以及其它移位寄存单元200的工作状态均与该移位寄存单元200 相似。该移位寄存器20的移位寄存单元200所用的晶体管数量少， 占电路布局空间小，且无需后 一 级移位寄存单元200作为前 一 级 移位寄存单元200的反馈信号，而是通过反相时钟输入信号CKb 控制第二晶体管202、时钟输入信号CK控制第三晶体管203，进 而控制第五晶体管205的栅极电压准位，使输出信号VOUT周期性 拉低，以减少或避免在一帧时间内，电荷会储存在该第五晶体管 205的漏极造成输出信号V0UT的准位上升影响输出波形，因而不 会导致前一级移位寄存单元200的输出信号Vout与后一级移位寄 存单元200的输出信号V冊t重叠。该移位寄存器20可用于计算器以及其它数字电子产品中。请参考图6,其是一采用上述移位寄存器20的液晶显示装置的结构示意图。该液晶显示装置2包括一液晶显示面板21、 一数据驱动电路22和一扫描驱动电路23。该液晶显示面板21包括一上基板(图未示)、 一下基板(图未示)和一夹持于上基板与下基板间的液晶层(图未示)，且在该下基板邻近液晶层一侧设置有一用于控制液晶分子扭转状况的薄膜晶体管阵列(图未示)。该数据驱动电路22和该扫描驱动电路23分别包括一上述移位寄存器20.该扫描驱动电路23输出扫描信号给该液晶显示面板21，以控制其薄膜晶体管矩阵的导通与关断状态，该数据驱动电路22输出数据信号给该液晶显示面板21,以控制其显示画面变化。该扫描驱动电路23和该数据驱动电路22皆利用该移位寄存器20控制扫描信号与数据信号的输出时序，从而控制该液晶显示面板2 1的显示。该移位寄存器20可与该液晶显示面板21的薄膜晶体管阵列在同一制程内形成。由于该移位寄存器20的各级移位寄存单元200的输出不存在 信号重叠现象，所以使用该移位寄存器20的扫描驱动电路22和 数据驱动电路23在进行行扫描或列扫描时，其输出扫描信号和数 据信号不会产生信号干扰，从而避免显示画面出现色差，因此该 液晶显示装置2显示良好。
权利要求
1. 一种移位寄存器，其包括多个依次串联的移位寄存单元，其特征在于每一移位寄存单元包括一时钟信号输入引脚、一反相时钟信号输入引脚、一信号输入引脚、一信号输出引脚、一高电平电源引脚、一低电平电源引脚、一第一晶体管、一第二晶体管、一第三晶体管、一第四晶体管和一第五晶体管，在一移位寄存单元中，该第一晶体管的漏极电连接于该信号输入引脚，栅极电连接于该反相时钟信号输入引脚，源极电连接于该第四晶体管的栅极；该第二晶体管的栅极电连接于该反相时钟信号输入引脚，漏极电连接于该高电平电源引脚，源极电连接于该第三晶体管的漏极；该第三晶体管的栅极电连接于该时钟信号输入引脚，源极电连接于该低电平电源引脚；该第四晶体管的漏极电连接于该时钟信号输入引脚，源极电连接于该第五晶体管的漏极和该信号输出引脚；该第五晶体管的栅极电连接于该第三晶体管的漏极，源极电连接于该低电平电源引脚；在与该移位寄存单元相邻的移位寄存单元中，该时钟信号输入引脚与该反相时钟信号输入引脚所接位置相反。
2、 如权利要求1所述的移位寄存器，其特征在于前--级移 位寄存单元的输出信号为后 一 级移位寄存单元的输入信号。
3、 如权利要求2所述的移位寄存器，其特征在于该时钟信 号输入引脚接收来自外部电路的时钟输入信号，该反相时钟信号 输入引脚接收来自外部电路的反相时钟输入信号，该高电平电源 引脚电连接外部高电平电源，以维持高电平，该低电平电源引脚 电连接外部低电平电源，以维持低电平。
4、 如权利要求1所述的移位寄存器，其特征在于该移位寄 存器进 一 步包括 一 緩冲器，该緩冲器串接于该第四晶体管的源极 及该第五晶体管的漏极与该信号输出引脚之间，其输入端电连接 于该第四晶体管的源极和该第五晶体管的漏极，输出端电连接于该信号输出引脚。
5、 如权利要求1所述的移位寄存器，其特征在于该五晶体管为NMOS型晶体管。
6、 一种液晶显示装置，其包括一液晶显示面板、 一数据驱动电路和一扫描驱动电路，该数据驱动电路为该液晶显示面板提供 数据信号，该扫描驱动电路为该液晶显示面板提供扫描信号，该 数据驱动电路和该扫描驱动电路分别包括一移位寄存器以控制数 据信号与扫描信号的输出时序，该移位寄存器包括多个依次串联的移位寄存单元，其特征在于每一移位寄存单元包括一时钟信 号输入引脚、 一反相时钟信号输入引脚、 一信号输入引脚、 一信 号输出引脚、 一高电平电源引脚、 一低电平电源引脚、 一第一晶 体管、 一第二晶体管、 一第三晶体管、 一第四晶体管和一第五晶 体管，在一移位寄存单元中，该第一晶体管的漏极电连接于该信 号输入引脚，栅极电连接于该反相时钟信号输入引脚，源极电连接于该第四晶体管的栅极；该第二晶体管的栅极电连接于该反相 时钟信号输入引脚，漏极电连接于该高电平电源引脚，源极电连接于该第三晶体管的漏极；该第三晶体管的栅极电连接于该时钟 信号输入引脚，源极电连接于该低电平电源引脚；该第四晶体管 的漏极电连接于该时钟信号输入引脚，源极电连接于该第五晶体 管的漏极和该信号输出引脚；该第五晶体管的栅极电连接于该第 三晶体管的漏极，源极电连接于该低电平电源引脚；在与该移位 寄存单元相邻的移位寄存单元中，该时钟信号输入引脚与该反相 时钟信号输入引脚所接位置相反。
7、 如权利要求6所述的液晶显示装置，其特征在于前一级 移位寄存单元的输出信号为后 一 级移位寄存单元的输入信号。
8、 如权利要求7所述的液晶显示装置，其特征在于该时钟 信号输入引脚接收来自外部电路的时钟输入信号，该反相时钟信 号输入引脚接收来自外部电路的反相时钟输入信号，该高电平电 源引脚电连接外部高电平电源，以维持高电平，该低电平电源引 脚电连接外部低电平电源，以维持低电平。
9、 如权利要求6所述的液晶显示装置，其特征在于该移位 寄存器进一 步包括一緩冲器，该緩冲器串接于该第四晶体管的源 极及该第五晶体管的漏极与该信号输出引脚之间，其输入端电连接于该第四晶体管的源极和该第五晶体管的漏极，iir出端电连4娄于该信号输出引脚。
10、如权利要求6所迷的液晶显示装置，其特征在于:该五 晶体管为NMOS型晶体管。
全文摘要
本发明提供一种移位寄存器和采用该移位寄存器的液晶显示装置。该液晶显示装置包括一液晶显示面板、一数据驱动电路和一扫描驱动电路，该数据驱动电路为该液晶显示面板提供数据信号，该扫描驱动电路为该液晶显示面板提供扫描信号，该数据驱动电路和该扫描驱动电路分别包括一移位寄存器以控制数据信号与扫描信号的输出时序。该移位寄存器包括多个依次串联的移位寄存单元，每一移位寄存单元包括一时钟信号输入引脚、一反相时钟信号输入引脚、一信号输入引脚、一信号输出引脚、一高电平电源引脚、一低电平电源引脚和五晶体管。该移位寄存器占电路布局空间小、无需后一级移位寄存单元作为前一级移位寄存单元的反馈信号且输出信号无重叠。该液晶显示装置显示良好。
文档编号G02F1/133GK101216622SQ20071007281
公开日2008年7月9日 申请日期2007年1月5日 优先权日2007年1月5日
发明者江建学, 陈思孝 申请人:群康科技(深圳)有限公司;群创光电股份有限公司