具有延迟补偿的液晶显示装置的制作方法

专利名称：具有延迟补偿的液晶显示装置的制作方法
技术领域：
本发明公开的内容涉及液晶显示(LCD)装置，更具体而言，涉及其中 栅信号传输路径的延迟差异被减小且亮度均匀性由此得到改善的液晶显示 装置。
背景技术：
普通液晶显示装置包括具有多个薄膜晶体管(TFT)的第一基板(含有 TFT的基板)、与第 一基板成分开面对关系的第二基板(公共电极基板)、以 及设置在第一和第二基板之间的液晶材料层。含有TFT的基板(第一基板)的像素区域通常定义为矩形区域，其具有 在设置于TFT基板中的相应栅极线和数据线彼此交叉处或附近定位的角。穿 过每个像素区域的光透射通常通过薄膜晶体管(TFT)控制，薄膜晶体管的 栅极连接到栅极线，其源极连接到数据线，且其漏极连接到像素区域的相应 像素电极。当激活像素的栅信号，即栅极导通电压(Von)提供到栅极线时， 薄膜晶体管导通且出现在源极的数据电压(Vd)通过TFT的导电沟道区施加到像素电极。由于出现在像素电极上的像素电压Vp与出现在间隔开的第二基板的公 共电极上的公共电压Vcom之间的差而形成的电场驱动在中间的液晶材料至 相应的光学取向。在一些实施例中，供应到数据线上的数据电压Vd的极性 按每帧或预定数目的帧翻转，从而减小单向电流的不利影响。多种因素可导致像素电极上出现的Vp电压不同于供应在数据线上的 Vd电压。所谓的密勒(Miller)电容或寄生电容Cp经常存在于每个TFT的 栅极与它的源极和漏极电极的每个之间。通过TFT供应到像素区域的数据电 压脉冲Vd的上升沿和下降沿由于经寄生电容Cp的负反馈而被迟緩(导致 变化更緩慢)，由此引起与出现在数据线上的数据电压脉冲的Vd幅度相比不 同的像素电压Vp出现在带电的像素电极上。供应到数据线上的数据电压Vd 的幅度和像素电极上产生的像素电压Vp之间的差称为反沖电压(kick back voltage ) Vkb。影响像素电极电压Vp的另一因素是施加到TFT的栅极的栅极导通电压 的幅度(magnitude )。在一类实施例中，栅极线从较宽的栅信号发源 (origination)焊盘接收其栅信号，在较宽的栅信号发源焊盘处多个焊盘在 可设置相应的驱动芯片(集成电路芯片)的区域中挤在一起且每条栅极线用 作单独的信号传输条带(strip )以用于将栅信号从其IC连接焊盘耦合到沿每 条栅极线分布的各TFT。靠近其各栅极分布焊盘定位的像素区域一般接收短 延迟的栅信号(RC因子导致延迟)，而远离4册极焊盘定位的像素区域接收由 于栅极线的累积电阻(R)和/或其它传输线效应(即C和/或L)而导致的较 长延迟的栅信号。反冲电压Vkb的大小尤其依赖于栅信号线的产生延迟的累积电阻。所得 到的像素电压Vp受反冲电压Vkb变化的影响，由此导致归因于像素区域距 离其相应的栅信号发源焊盘的距离的图像中亮度不规则。这些效应会引起不 期望的图像质量下降。发明内容本公开的一个实施例提供一种液晶显示装置，其减小了由于栅信号之间 的延迟差异导致的亮度不规则性。本公开的额外方面和/或优点将在下面的详细说明中阐述。根据本公开的 一个方面，设置延迟镇流电阻器，其中该电阻器包括与用于形成透光像素电 极的材料相同的材料。更具体而言，.在一个实施例中，延迟镇流电阻器包括 铟锡氧化物(ITO )或铟锌氧化物(IZO )。根据本公开的另 一方面，如果沿着通过所述电阻器连接的栅极主线和扇 出线测量的栅极和栅极焊盘之间的距离变大，则延迟镇流电阻器具有较小电 阻值，且如果该分隔距离较小，则具有较大电阻值。根据本公开的另一方面，液晶显示装置还包括设置在所述栅极焊盘和所 述延迟镇流电阻器之间的信号扇出部件。根据本公开的另一方面，所述栅极主线、所述栅极焊盘和所述扇出部件 形成为相同层的部分。根据本公开的一方面，第一基板还包括交叉栅极外围的静电条、以及抗 静电二极管，所述栅极外围设置在所述电阻器外并具有所述栅极焊盘和所述栅极扇出部件，所述抗静电二极管与所述栅极外围和所述静电条电连接。根据本公开的一方面，第一基板还包括存储电极线和公共电压线，所述 存储电极线形成在所述显示区内并平行于所述栅极主线伸长，所述公共电压 线形成在所述显示区外并交叉所述4册极外围，且向所述存储电极线提供公共 电压，所述静电条包括所述公共电压线。根据本发明的一方面，所述抗静电二极管包括第一抗静电二极管和第二 抗静电二极管，所述第 一抗静电二极管将所述栅极外围作为控制端子和输入 端子，将所述静电条作为输出端子，所述第二抗静电二极管将所述栅极外围 作为输出端子，将所述静电条作为控制端子和输入端子。根据本发明的一方面，该液晶显示装置还包括密封剂，所述密封剂形成 在所述扇出部件上且将所述第一基板和所述第二基板结合。根据本发明的一方面，该液晶显示装置还包括设置在所述栅极焊盘和所 述电阻器之间的扇出部件。根据本发明的一方面，所述栅极焊盘、所述扇出部件和所述电阻器形成 为相同的层。根据本发明的一方面，所述电阻器的至少一部分具有曲折图案。 根据本发明的一方面，所述液晶层是垂直取向模式。根据本发明的一方面，所述像素电极包括像素电极切割图案且所述第二 基板包括公共电极，所述公共电极形成有公共电极切割图案。根据本发明的 一方面，所述像素电极包括彼此分离的第 一像素电极和第 二像素电极，且所述第 一和第二像素电极接收不同的像素电压。根据本发明的一方面，所述薄膜晶体管包括漏极电极，所述漏极电极包 括直接向所述第 一像素电极提供数据电压的第 一漏极电极和与所述第二像 素电极一起形成耦合电容的第二漏极电极。根据本发明的一方面，所述薄膜晶体管包括与所述第一像素电极连接的 第一薄膜晶体管和与所述第二像素电极连接的第二薄膜晶体管。才艮据本发明的 一 方面，所述电阻器的总电阻为所述^^极主线的总电阻的 10%至50%。根据本发明的一方面，所述栅极主线中栅信号延迟的变化发生在100%内。本发明的上述和/或其它方面可以通过提供一种液晶显示装置实现，该
晶显示装置包括第一基板，具有显示区；第二基板，面对所述第一基板； 以及液晶层，设置在所述第一基板和所述第二基板之间；所述第一基板包括 栅极主线，设置在所述显示区中；栅极焊盘，设置在所述显示区外；电阻器， 电连接所述栅极主线和所述栅极焊盘，且包括比所述栅^L主线具有更大电阻 的材料；薄膜晶体管，与所述栅极主线连接；以及像素电极，与所述薄膜晶 体管电连接且包括与所述电阻器相同的材料，所述液晶层为垂直取向(VA) 模式。本发明的上述和/或其它方面可以通过提供一种薄膜晶体管阵列基板实 现，该薄膜晶体管阵列基板包括基板，具有显示区和非显示区；栅极主线， 设置在所述显示区中；栅极焊盘，设置在所述显示区外；电阻器，电连接所 述栅极主线和所述栅极焊盘，且包括比所述栅极主线具有更大电阻的材料； 薄膜晶体管，与所述栅极主线连接；以及像素电极，与所述薄膜晶体管电连 接且包括与所述电阻器相同的材料。


通过下面结合附图的详细描述，本公开的上述和/或其它特征及优点将变 得更加明显，附图中图1示出根据第一实施例的液晶显示装置中的第一基板的平面图； 图2是根据第一实施例的图1中的部分A的放大图； 图3是沿图2中的Ill-Ill取得的剖视图；图4绘出根据第 一实施例的液晶显示装置中作为像素电压的函数的透射 率属性的曲线；图5示出根据第一实施例的液晶显示装置的像素的等效电路的示意图； 图6A至6C示出由于延迟的栅信号导致的亮度不规则性； 图7是根据第一实施例的图1中的部分B的放大视图；图8是沿图7的线vm-vin取得的剖视图；图9示出根据第一实施例的液晶显示装置中亮度不规则性的改善；图IO示出延迟的栅信号和亮度之间的关系；图11示出亮度和寄生电容的变化；图12示出电阻器的电阻值导致的栅信号延迟；图13示出依赖于电阻器的电阻值的像素电压；
图14示出根据第二示例实施例的液晶显示装置中的主要部分的电路图;图15是图14中的部分C的放大图；图16示出才艮据第三实施例的液晶显示装置；图n是沿图16中的线xvn-xvn取得的剖视图；图18是根据第四实施例的液晶显示装置中的像素的等效电路； 图19示出根据第四实施例的液晶显示装置中改善可视性的原理； 图20示出根据第四实施例的液晶显示装置的布置；及 图21示出才艮据第五实施例的液晶显示装置的布置。
具体实施方式
现在将参照附图描述根据本公开的实施例，附图中相似的附图标记通常 表示相似的元件且实用地可避免重复描述。下面，关于在第二膜(即层)"上，，或"之上"形成第一膜(即层)的 论述将理解为涵盖第三层设置在所述两个膜(即层)之间的情况以及所述两 个膜(即层)彼此直接接触的情况。将参照图1-3描述#4居本公开的液晶显示装置。液晶显示装置1 (图3)包括具有薄膜晶体管T的第一基板100、与第 一基板100间隔开并面对第一基板100的第二基板200、设置在第一和第二 基板100和200之间的液晶材料层300、以及密封环400 (图1 ),其密封地 将第 一和第二基板100和200以间隔开的关系彼此接合。第一基板100包括显示区域和围绕显示区域的非显示区域。显示区域的 栅极主线(main line) 121通过非显示区域的扇出(fan-out)部件123与栅 极焊盘124连接。下面将描述根据第一实施例的第一基板100。栅信号从信号发源焊盘(例如IC连接焊盘，见图7的124 )经栅极布线 传输到栅极电极，所述栅极布线形成在第一绝缘基板111上。栅才及布线可包 括单个或多个金属层。栅极布线通常包括设置在显示区域中并横向延伸的栅 极主线121、与栅极主线121连接的栅极电极122、从栅极主线121延伸到 非显示区域的扇出部件123、以及与扇出部件123的端部连接的栅极焊盘 124。存储电极线125通常与栅极主线121平行地延伸，例如如图2所示。栅极信号发源焊盘124通常与输出捬极信号到栅极布线的焊盘端的栅极
驱动电路(未示出)的封装端子或IC管脚连接。栅极焊盘124具有比将该 信号发源焊盘124连接至沿栅极主线121分布的TFT的栅极的栅极主线121实质上更宽的宽度。在一实施例中由氮化硅(SiNx)制成的栅极绝缘层131交叠栅极电极 122和栅极布线121，后者(121、 122)设置在第一绝缘基板111上。在一实施例中包括非晶硅(a-Si)的半导体层132形成在栅极绝缘层131 上，交叠栅极电极122。在一实施例中包括高度4参杂以n型掺杂剂的n+氢化 非晶硅的欧姆接触层133形成在半导体层132上。欧姆接触层133从TFT(T) 的源极电极142和漏极电极143之间的沟道被选择性去除(蚀刻掉)。数据承载布线形成得延伸在漏极的欧姆接触层133之上且在栅极绝缘层 131上。数据布线可包括金属的单层或多层。数据布线包括图2中示出为垂 直延伸并在像素区域的角部分处交叉栅极主线121的数据线141。源极电极 142从数据线141分支并在欧姆接触层133上延伸。与源极电极142分开的 漏极电极143与源极电极142相对地延伸在欧姆接触层133上。源极线的扇 出部件144从数据主线141延伸到非显示区域和数据驱动焊盘145 (属于数 据驱动电路或IC，未示出)，数据驱动焊盘145与扇出部件144的端部连接。数据焊盘145与数据驱动器电路(未示出)连接并接收数据驱动信号。 数据焊盘145比数据主线141具有更宽的宽度。钝化层151形成在数据布线和未被数据布线覆盖的半导体层132上。接 触孔152形成在钝化层151上从而暴露漏极电极143。如图7和8所示，接 触孔153、 154和155也形成在钝化层151上。栅极绝缘层131从接触孔153、 154和155去除。像素电极161形成在钝化层151上。像素电极161通常由透明导电材料 例如氧化铟锡(ITO)、氧化铟锌(IZO)等制成。像素电极161通过接触孔 152与漏极电极143连接。像素电极切割图案166如图所示地限定(切穿) 像素电极161。像素电极161的像素电极切割图案166与公共电极切割图案252 (以后描述) 一起将液晶层300分成多个区。下面将描述根据第一实施例的液晶显示装置1的第二基板200。 黑矩阵221形成在第二绝缘基板211上。黑矩阵221基本勾勒出相应的红色、绿色和蓝色滤色器231的轮廓并阻挡光穿过下面的第一基板100的薄
膜晶体管(T)的区域直接发射。黑矩阵221可包括添加有黑颜料的光致抗 蚀剂有机材料。黑颜料可包括碳黑或氧化钛。滤色器231可包括带通光学材料例如在黑矩阵221的区域之间重复形成 的红色、绿色和蓝色滤色器之一。滤色器231将颜色赋予从背光单元(未示 出)发射并穿过液晶层300行进的光。滤色器231通常包括光致抗蚀剂有机 材料。保护(overcoat)、平坦层241通常形成在滤色器231和黑矩阵221上。 保护层241提供平坦表面，即使滤色器和黑矩阵具有不同厚度，并且保护层 241保护滤色器231。保护层241可包括光致抗蚀剂丙烯酸类树脂(acrylic resin )。公共电极251形成在保护层241上。公共电极251包括透明导电材料诸 如氧化铟锡(ITO)、氧化铟锌(IZO)等。/>共电极251向液晶材料层300 的一侧供应电压，同时薄膜晶体管基板的像素电极161向另一侧提供第二电 压，从而建立穿过液晶材料层300的一个或更多电场图案。公共电极切割图案252形成在公共电极251上。公共电极切割图案252 与像素电极161的像素电极切割图案166—起将液晶层300分成多个区。像 素电极切割图案166和公共电极切割图案252不限于所示的用于第一实施例 的V形图案，而是可以另外地以各种形状形成。在本公开的另一实施例中， 可以提供凸起从而代替切割图案166和252将液晶层300分成多个区。液晶层300 i殳置在第一和第二基板100和200之间。在一实施例中，液 晶材料层300是垂直取向(VA)模式，其中如果未接收电压则液晶分子的 长轴垂直于第一和第二基板100和200。当接收驱动电压时，由于负介电各 向异性，液晶分子的长轴变换为处于相对于电场的垂直方向。如果不形成切割图案166和252，液晶分子会不规则地处于所有方向， 因为所处的方向没有被边界条件确定，由此在不同的所处方向之间的边界上 产生旋错线(disclination line )。组织切割图案166和252从而当电压供应到 液晶层300时形成边缘电场(fringe electric field)并且由此确定液晶分子的 所处方向。液晶层300通过切割图案166和252分成多个区。当没有实质电压跨液晶材料施加时，根据第一实施例的液晶显示装置1 具有常黑模式(normally black mode),并且作为像素电压的函数的透射率示 于图4的曲线图中。图4中的部分C所示的低梯度透射率变化对于VA材料 在剧烈程度上是扭转向列液晶的三倍。在根据第一实施例的液晶显示装置1中，栅极主线121通过与其末端部分相连的栅极焊盘124接收栅信号。由于栅极主线121的电阻，与栅极焊盘 124相邻的薄膜晶体管T即左薄膜晶体管T接收短延迟的栅信号，但远离栅 极焊盘124的薄膜晶体管T即右薄膜晶体管T接收长延迟的栅信号。参照图5至6C描述取决于栅信号延迟差异的图像亮度变化。反沖电压Vkb可通过下面的公式1表示。公式1Vkb = (Von — Voff) *CP/ ( Clc + Cst + Cp )如图3和5所示，Cp表示复合的栅极电极与源极电极之间的寄生电容 Cgs和栅极电极与漏极电极之间的寄生电容Cgd, Clc是液晶电容，Cst是存 储电容，Von是栅极导通电压，Voff表示栅才及截止电压。如果栅信号相对于数据线上的数据脉沖延迟较长，则栅极导通电压 (Von)没有及时提供，由此降低反沖电压Vkb。当提供负像素电压而不是 提供正像素电压时，反沖电压变得较大。图6A和6B分别示出具有短延迟栅信号的左侧显示区中的像素以及具 有长延迟栅信号的右侧显示区中的像素的反沖电压Vkb。对于图6A中的左侧像素，反冲电压在正像素电压^皮4是供时为约1.0V, 在负像素电压被提供时为约1.2V。对于图6B中的右侧像素，反沖电压在正 像素电压和负像素电压被提供时都为约0.8V。结果，左侧像素具有较大的最终保持的均方根像素电压，并且相应于左 侧像素的图像看起来比较亮。如图6C所示，栅信号被较短延迟并且反冲电压Vkb变得较大，如果它 们较接近栅极焊盘124。相反，栅信号被较长延迟并且反沖电压Vkb变得较 小，如果它们较远离栅极焊盘124。因此，左侧像素比右侧像素具有较大的 均方根像素电压从而使对应于左侧像素的图像比对应于右侧像素的图像更 亮。如上所述，左侧和右侧亮度不同，因此有时显示非想要的垂直线。在具 有长栅极主线121并导致较长延迟的栅信号的大尺寸液晶显示装置中这个问 题更严重。参照图7，根据本公开第一实施例的液晶显示装置1提供设置在栅极主 线121和扇出线123 (及4册才及焊盘124)之间的补偿电阻器163以减少上述 问题。下面将参照图7-9描述根据第一实施例的液晶显示装置1的电阻器163。 电阻器163设置在非显示区中在扇出部件123和栅极主线121之间。电 阻器163的主要电阻材料通过提供像素电极161的主要材料的相同层提供。 电阻器163包括与扇出部件123连接的第一部分163a、与4册极主线121相连 的第二部分163b、以及电设置在第一和第二部分163a和163b之间的第三部 分163c。第一部分163a通过接触孔154接触扇出部件123。第二部分163b通过 接触孔155接触栅极主线121。通过接触孔153暴露的栅极焊盘124被接触部件162覆盖，其中部件162 由与像素电极161相同的材料构成并且其中部件162设置在与像素电极161 相同的层中。电阻器163可包括比光学不透明的电导体例如栅极主线121中使用的金 属材料具有更大电阻的一个或更多透光的电导体例如氧化铟锡(ITO)、氧化 铟锌(IZO)等。由于电阻器163具有显著大的电阻，所以栅信号在进入显 示区之前被显著延迟，如图9所示，并且图6A-6B所示的延迟差异不再是确 定反沖的重要因素。因此，栅信号之间的延迟差异和反冲电压的变化的范围被减小。另外， 显示区的左侧和右侧的亮度差异降低。在一类实施例中，栅极主线121的总电阻通常为4000Q至7000Q，同时 电阻器163的总电阻可以是栅极主线121的总电阻的10%至50%。电阻器 163的电阻值可通过改变电阻器163的厚度、宽度和长度属性中的一种或更 多来改变。优选但不是必须的是，电阻器163的电阻值设定为使得主栅极线的电阻 导致的栅信号延迟变化显著小于总布线电阻导致的栅信号延迟。换言之，显 示区的远右侧像素的栅信号延迟值不大于显示区中远左侧像素(最接近栅信 号发源焊盘124的像素)的栅信号延迟值的约两倍。栅极主线121和姗极焊盘124之间的距离是多样的，从而导致它们之间 的不同电阻和不规则的亮度。电阻器163中第三部分163c的长度反比于相应的栅极主线121与栅极
焊盘124之间的距离。这样，降低了由于栅极主线121与栅极焊盘124之间 的距离变化导致的亮度不规则性。如图8可见，密封剂400设置在扇出部件123上，同时电阻器163设置 在密封剂400的含有液晶材料的区域内。由于电阻器163没有暴露于外部， 其可以免受腐蚀。在制造工艺期间，来自外部的静电流会损坏薄膜晶体管T。根据第一实 施例，从栅极焊盘124引入的静电流能量的主要部分耗散在具有较大电阻的 电阻器163中，因此减小了静电导致的问题。根据本^Hf另一实施例的电阻器163可包括比栅极主线121具有更大电 阻且与像素电极161的材料不同的其它材料。在本公开的另一实施例中，电 阻器163的形状相同，并且栅极主线121和栅极焊盘124之间的距离差可通 过改变扇出部件123的形状来处理。下面，将说明调整栅信号延迟从而改善亮度不规则性的原因。图10示出根据显示区中的栅信号延迟值的亮度变化率。亮度变化率通 过数学表达式定义，BVR=(左显示区的亮度-中间显示区的亮度)/ (中 间显示区的亮度)*100。这里，大的值意味着大的亮度差异。如图10的例子所示，如果栅信号延迟值上升43%(从2.55)is到3.67ps )， 则亮度变化率(BVR)增大64%左右(从30.6%到50.3%)。图11示出与反冲电压成比例的根据Cp/(Clc + Cst + Cp)的亮度变化率。 如图所示，如果Cp/(Clc + Cst + Cp)增大24% (从0.037到0.046)，则亮度变 化率上升大约26.4% (从35.6%到45% )。如图10和11所示，亮度不规则性(BVR)随着栅信号延迟值的变化变 大和/或来自寄生电容的对反冲的相对贡献变大而恶化。可以通过改变非显示区中的补偿或镇流(ballasting)电阻即/人栅极焊盘 到栅极主线的电阻而使与像素电极位置有关的栅信号延迟的相对量改变，这 将参照图12和13的例子来说明。如图所示，非显示区中的电阻在下面四个值上转换1/6kQ、 1/3kQ、 1/2kQ 和2/3kQ。最下面的具有0 kQ的数据曲线是没有镇流电阻器且栅极主线和栅 极焊盘在相同的层中整体形成的情况。如图12所示，非显示区中镇流电阻器的电阻越大，从主线的左侧(最 接近栅极焊盘)移动到主线的右侧(最远离栅极焊盘)时累积的栅信号延迟值越大。如果非显示区中镇流电阻器的电阻变大，则右侧栅信号延迟值与左 侧栅信号延迟值的比率降低。换言之，降低了从左侧到右侧的亮度改变。如果电阻是Oka位置延迟比率PDR-(右栅信号延迟值)/(左栅信号延 迟值)为6.53 (从4.18/0.64计算得到)。同时，如果电阻是2/3kQ, PDR值是 1.77 (从8.12/4.57计算得到)。因此看出，随着镇流电阻成为栅极焊盘和栅 极电极之间总的线电阻中更主导的因素，PDR(位置延迟比率)显著降低。如图13所示，非显示区中镇流电阻器的电阻越大，总像素电压越小。 随着镇流电阻器的电阻变大，位置电压比率PVR^(左侧像素电压)/(右侧像 素电压)降低。即，如果电阻是Oldl,比率(左侧像素电压)/(右侧像素电压)是 l孺(从3.3/3.21计算得到)。如果电阻是2/3kQ， PVR是1.012(从3.19/3,15 计算得到)。如图12和13所示，非显示区中镇流电阻器的增大的电阻降低了左侧显 示区和右侧显示区之间栅信号延迟的位置相关差异和像素电压的位置相关 差异。然而，如果非显示区中镇流电阻器的电阻变大，则也更难以向每个 TFT传输强的栅信号。因此，镇流电阻器的电阻应当考虑到栅极主线121的 总电阻并作为折衷而确定。下面，将参照图14和15描述根据本公开第二示例实施例的液晶显示装 置。图14示出于图1中的B区域对应的部分。如图14所示，二极管连接的MOSFET的抗静电(anti-static )组170形 成在每个镇流电阻器163的外围部分上。抗静电组170与栅极外围和公共电 压线146电连接。如果制造工艺期间静电通过抓极焊盘124引入，则具有大 电阻的电阻器163会被损坏，从而引起断路。然而，当静电电压的绝对值超 过预定阈值时二极管连接的MOSFET的抗静电组170被激活，并且激活的 组170将引入的静电分散到公共电压线(例如，地)146从而防止电阻器146 被损坏。栅极外围部分指的是与栅极主线121连接并在电阻器163外部形成 的栅极布线。即，栅极外围部分包括栅极焊盘124和扇出部件123。在一实施例中，抗静电二极管装置170包括多个薄膜MOSFET晶体管。 抗静电二极管装置170包括耦合来承载不同方向的电流的第一二极管连接的 MOSFET 171和第二二极管连接的MOSFET 172。设置第一二极管连接的 MOSFET 171使得负向电流从栅极外围流向公共电压线146。设置第二二极 管连接的MOSFET 172使得正向电流从公共电压线146流向栅极外围部分。
下面，将参照图15更详细地说明抗静电二极管装置170的实施例。公共电压线146用作关于抗静电二极管装置170的静电条(electrostatic bar )。第一二极管连接的MOSFET 171的控制端子(栅极)1711和输入端子 (漏极)1712彼此连接并与栅极线外围(121)连接。第一二极管连接的 MOSFET 171的输出端子(源极)1713与公共电压线146连接。桥接器1714 将输入端子(漏极)1712连接到栅极外围(121)。如果静电输入到栅极外围 且静电超过MOSFET 171的预定阈值(Vt),则与栅极外围连接的控制端子 1711转换到导通状态，MOSFET 171变为导电的并且因而将静电转移到与输 出端子1713连接的公共电压线146。第二二极管连接的MOSFET 172的控制端子(栅极)1721和输入端子 (漏极)1722与公共电压线146连接。第二二极管连接的MOSFET 172的 输出端子(源极)1723与栅极外围(121 )连接。第二桥接器1724连接公共 电压线146和控制端子1721,同时第三桥接器1725连接输出端子1723和栅 极外围。如果静电输入到栅极外围且静电超过MOSFET 172的预定阈值 (Vt),则通过桥接器1724与栅极外围连接的控制端子1721转换到导通状 态，MOSFET 172变为导电的并且因而将静电转移到与输入端子(漏极)1722 连接的公共电压线146。在另一示例性实施例中，抗静电二极管装置170可包括仅第一抗静电二 极管连接的MOSFET 171而没有第二抗静电二极管连接的MOSFET 172。下面将参照图16和17描述根据本公开第三实施例的液晶显示装置。根据第三实施例的栅极焊盘164和扇出部件165整体形成在与镇流电阻 器163相同的层中。栅极焊盘164和扇出部件165可包括铟锡氧化物(ITO) 或铟锌氧化物(IZO)。电阻器163通过接触孔156与栅极主线121连接。栅 极焊盘164和扇出部件165与根据第 一 实施例的电阻器163执行相同的操作。在一实施例中，镇流电阻器163的电阻反比于相应的栅极主线121和栅 极焊盘164之间的距离，与第一实施例的一个方案的情况相同。因此，降低 了由于栅极主线121和栅极焊盘164之间的距离差异导致的亮度不规则性。在本公开的另 一实施例中，可以仅提供由基本电阻性的材料例如铟锡氧 化物(ITO)或铟锌氧化物(IZO)构成的扇出部件165来延迟相应的栅信 号，而不形成单独的诸如图16的较低两条线所示的方波形状的镇流电阻器 163。 将参照图18至20描述根据第四实施例的液晶显示装置。如图18所示，薄膜晶体管T与两个液晶电容CLd和Cu:2连接。第一液晶电容Cun形成在第一像素电极PE1和公共电极CE之间。第一像素电极 PE1与薄膜晶体管T直接相连。第二液晶电容Qx:2形成在第二像素电极PE2 和公共电极CE之间。第二像素电极PE2通过耦合电容CCP与薄膜晶体管T 非直接地相连。这里，第一像素电极PE1和第二像素电极PE2由于耦合电容Ccp和第二 液晶电容CLC2的存在而彼此电分离。根据第四实施例的液晶显示装置通过参照图19说明的机制可以改善可牙见'性(visibility )。第一像素电极PE1通过薄膜晶体管T接收数据信号。同时，第二像素电 极PE2通过经形成在第二像素电极PE2和薄膜晶体管T之间的绝缘层中的 耦合电容CCP的电压接收数据信号，而不是从薄膜晶体管T直接接收数据信—，这样，第二像素电极PE2比第一像素电极PE1接收更弱的信号，由.此 导致与第一像素电极PE1对应的像素区域和与第二像素电极PE2对应的像 素区域亮度上的差异。在一实施例中，提供到第二像素电极PE2的电压是提 供到第一像素电极PE1的电压的50%至90%。这样，单个像素具有多个区域，所述多个区域具有不同的伽马(gamma) 曲线。前面和侧面部分中的亮度和颜色^^皮补偿/人而改善侧;f见性(lateral visibility )。如图20所示，像素电极161包括通过像素电极分离图案167彼此分离 的第一像素电极161a和第二像素电极161b。第二像素电极161b具有梯形形 状，其三个边被第一像素电极161a围绕。与像素电极分离图案167并列的 像素电极切割图案166形成在第一和第二像素电极161a和161b上。漏极电极143包括与第一像素电极161a连接并向其提供电信号的第一 漏极电极143a以及在第二像素电极161b下面延伸的第二漏极电极143b。第 二漏极电极143b与第二像素电极161b—起形成耦合电容Ccp。像素电极分离图案167和像素电极切割图案166与公共电极切割图案 252 —起将液晶层300分成多个区。存储电极线125沿像素电极161的边界形成。上和下存储电极线125通
过接触孔157和桥接电极168彼此连接。将参照图21描述根据本公开的第五实施例的液晶显示装置。 像素电极161总体上具有矩形形状。像素电极161在数据线141的延伸 方向上伸长。像素电极161包括通过像素电极分离图案167彼此分离的第一像素电极 161a和第二像素电极161b。第一像素电极161a设置在像素的中央并具有V 形(chevron-shape )。第二像素电极161b包围第一像素电极161a的内部、上 部和下部。第二像素电极161b大于第一像素电极161a。薄膜晶体管T包括与第一像素电极161a连接的第一薄膜晶体管TFT1 和与第二像素电极161b连接的第二薄膜晶体管TFT2。各薄膜晶体管TFT1和TFT2的漏极电极143与像素电极161交叠从而 形成存储电容Cst。存储电容Cst与漏极电极143和像素电极161的交叠尺 寸成比例。在第五实施例中，各像素电极161a和161b通过使用独立的薄膜晶体管 TFT1和TFT2来接收不同的像素电压。第五实施例中改善可视性的方法与 第四实施例中相同。因此这里将不提供详细描述。第四和第五实施例中非显示区的配置可以与本公开的第一至第三实施 例的相同。由于第四和第五实施例中像素电极161被分开，因而液晶电容Clc和存 储电容Cst小。这样，反沖电压Vkb变得较大，由此使得亮度差异更显著(见 公式1 )。如上所述，本发明公开提供了一种液晶显示装置，该装置减小了由于栅 信号延迟差异导致的亮度不规则性。尽管已经示出并描述了多个实施例，本领域技术人员在研习了以上所述 之后将理解，在不偏离本公开的原则和精神的情况下可以在这些实施例中做 出改变。
权利要求
1.一种液晶显示装置，包括第一基板，具有多个透光显示区；第二基板，与所述第一基板间隔开并面对所述第一基板；以及液晶材料层，设置在所述第一基板和所述第二基板之间，所述第一基板包括栅极主线，设置在所述显示区的给定的一个中；栅极焊盘，设置在所述给定的显示区外；以及镇流电阻器，将所述栅极主线电连接到所述栅极焊盘，且包括比主要定义所述栅极主线的第二材料具有更大电阻率的第一材料。
2. 根据权利要求1的液晶显示装置，其中所述第一基板还包括与所述 栅极主线连接的薄膜晶体管以及与所述薄膜晶体管电连接的像素电极。
3. 根据权利要求2的液晶显示装置，其中所述电阻器包括与所述像素 电极相同的材料。
4. 根据权利要求3的液晶显示装置，其中所述电阻器包括铟锡氧化物 ITO或铟锌氧化物IZO。
5. 根据权利要求1的液晶显示装置，其中如果通过所述电阻器连接的 所述栅极主线和所述栅极焊盘之间的距离变长则所述电阻器具有小的电阻值。
6. 根据权利要求1的液晶显示装置，还包括设置在所述栅极焊盘和所 述电阻器之间的扇出部件。
7. 根据权利要求6的液晶显示装置，其中所述栅极主线、所述栅极焊 盘和所述扇出部件形成为相同的层。
8. 根据权利要求7的液晶显示装置，其中所述第一基板还包括横过栅 极外围的静电条、以及抗静电二极管，所述栅极外围设置在所述电阻器外并 具有所述栅极焊盘和所述栅极扇出部件，所述抗静电二极管与所述栅极外围 和所述静电条电连接。
9. 根据权利要求8的液晶显示装置，其中所述第一基板还包括存储电 极线和公共电压线，所述存储电极线形成在所述显示区内并平行于所述栅极 主线伸长，所述公共电压线形成在所述显示区外并横过所述栅极外围，并且向所述存储电极线提供公共电压，所述静电条由所述公共电压线构成。
10. 根据权利要求8的液晶显示装置，其中所述抗静电二极管包括第一 抗静电二极管和第二抗静电二极管，所述第一抗静电二极管将所述栅极外围 作为控制端子和输入端子，将所述静电条作为输出端子，所述第二抗静电二 极管将所述栅极外围作为输出端子，将所述静电条作为控制端子和输入端 子。
11. 根据权利要求6的液晶显示装置，还包括密封剂，所述密封剂形成在所述扇出部件上且将所述第 一基板和所述第二基板结合。
12. 根据权利要求1的液晶显示装置，还包括设置在所述栅极焊盘和所 述电阻器之间的扇出部件。
13. 根据权利要求12的液晶显示装置，其中所述栅极焊盘、所述扇出 部件和所述电阻器形成为相同的层。
14. 根据权利要求1的液晶显示装置，其中所述电阻器的至少一部分具 有曲折图案。
15. 根据权利要求2的液晶显示装置，其中所述液晶层是垂直取向模式。
16. 根据权利要求15的液晶显示装置，其中所述像素电极包括像素电 极切割图案且所述第二基板包括公共电极，所述公共电极形成有公共电极切 割图案。
17. 根据权利要求16的液晶显示装置，其中所述像素电极包括彼此分 离的第 一像素电极和第二像素电极，且所述第一和第二像素电极接收不同的 像素电压。
18. 根据权利要求17的液晶显示装置，其中所述薄膜晶体管包括漏极 电极，所述漏极电极包括直接向所述第 一像素电极4是供数据电压的第 一漏极 电极、以及与所述第二像素电极一起形成耦合电容的第二漏极电极。
19. 根据权利要求17的液晶显示装置，其中所述薄膜晶体管包括与所述第一像素电极连接的第一薄膜晶体管、以及与所述第二像素电极连接的第 二薄膜晶体管。
20. 根据权利要求1的液晶显示装置，其中所述电阻器的总电阻为所述 栅极主线的总电阻的10%至50%。
21. 根据权利要求1的液晶显示装置，其中所述栅极主线中栅信号延迟 的变化发生在100%内。
22. —种液晶显示装置，包括 第一基板，具有显示区； 第二基板，面对所述第一基板；以及液晶层，设置在所述第一基板和所述第二基板之间， 所述第一基板包括栅极主线，设置在所述显示区中；栅极焊盘，设置在所述显示区外；电阻器，电连接所述栅极主线和所述栅极焊盘，且包括比所述栅极主线具有更大电阻的材料；薄膜晶体管，与所述栅极主线连接；以及像素电极，与所述薄膜晶体管电连接且包括与所述电阻器相同的材料，所述液晶层为垂直取向VA模式。
23. —种薄膜晶体管阵列基板，包括 基板，具有显示区和非显示区； 栅极主线，设置在所述显示区中； 栅极焊盘，设置在所述显示区外；电阻器，电连接所述栅极主线和所述栅极焊盘，且包括比所述栅极主线具有更大电阻的材料；薄膜晶体管，与所述栅极主线连接；以及像素电极，与所述薄膜晶体管电连接且包括与所述电阻器相同的材料。
24. —种液晶显示器LCD，具有像素区域矩阵且包括多个焊盘，驱动电路的端子可连接到所述多个焊盘从而向所述焊盘提供 各栅极脉冲信号；多个栅信号承载线，每个从所述焊盘中的各自 一个扇出且每个具有延伸 得与对应的多个像素控制晶体管操作上耦接的长度，所述多个像素控制晶体 管沿所述栅信号承载线的长度分布；以及一个或多个镇流电阻，与对应的一个和多个所述栅信号承载线成一条线 地整体设置，其中每个镇流电阻为足够大的电阻从而减小沿相应的栅信号承 载线的长度测量时最接近和最远离所述各焊盘处的相应栅信号承载线的像 素区域之间的亮度差异。
全文摘要
本发明涉及一种液晶显示装置，包括第一基板，具有显示区；第二基板，面对所述第一基板；以及液晶层，设置在所述第一基板和所述第二基板之间，所述第一基板包括栅极主线，设置在所述显示区中；栅极焊盘，设置在所述显示区外；以及镇流电阻器，电连接所述栅极主线和所述栅极焊盘，且包括比定义所述栅极主线的主要导电材料具有更大电阻率的材料。
文档编号G02F1/136GK101131491SQ20071014756
公开日2008年2月27日 申请日期2007年8月27日 优先权日2006年8月25日
发明者罗柄善, 金东奎 申请人:三星电子株式会社