专利名称：形成光掩膜版的方法及光掩膜版的制作方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种利用光学临近修正(OpticalProximity Correction, OPC)形成光掩膜版的方法及使用该方法制作的光掩膜版。
背景技术：
随着超大规模集成电路(UltraLarge Scale Integration,ULSI)的飞速发展，集成电路制造工艺变得越来越复杂和精细。在0.18μ 以下技术节点的关键层中，如有源区层、栅氧层和金属互连层等关键层中的关键尺寸(Critical Dimension，⑶)越来越小，某些关键层中的关键尺寸已经接近、甚至小于光刻工艺中所使用的光波的波长248nm。因此，在光刻工艺的曝光过程中，由于光的干涉和衍射现象，晶片上得到的光刻图形与光掩膜版图形之间存在一定的变形和偏差，光刻工艺中存在的这种变形和偏差将直接影响电路性能和生产成品率。为了消除上述变形和偏差，现有技术通常采用光学临近修正方法对光掩膜版图形进行修正，以使晶片上得到的光刻图形能尽量真实地反应设计图形。然而，现在的设计图形越来越复杂，且其中包含越来越多的违反设计规则的设计，这些违反设计规则的设计会严重地影响光学临近修正的准确度。图1A为静态随机存取记忆器有源区的设计图形的示意图。图1B为图1A中区域A的放大视图。如图1A和IB所示，静态随机存取记忆器有源区的设计图形包括多个的单元100，每个单元100包括位于两端的头部101和连接两个头部101的颈部102。在相邻两个单元100的头对头的位置(例如，区域A)，由于其间的间距较小，因此很容易出现连桥现象。如果相邻单元100的头对头的位置出现连桥现象，就会发生短路，而使半导体器件失效。对于0.153 μιη技术节点的工艺来说，设计图形中如果静态随机存取记忆器有源区的头对头之间的间距违反设计规则，通过现有的光学临近修正方法获得的光掩膜版图形，如图1C所示，在颈部102的中部设置有缺口 103。通过能够反应晶片上得到的光刻图形的仿真计算，其结果显示:相邻单元100的头对头之间的间距D为0.14bpm (如图1D所示)。对于目前的0.153PI11的工艺来说，间距为0.14b μ ι—定会发生连桥现象，其将导致短路。
因此，需要一种形成光掩膜版的方法及光掩膜版，以解决现有技术中存在的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式
部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了解决现有技术中存在的问题，本发明提出了一种形成光掩膜版的方法，所述方法包括:a)提供静态随机存取记忆器有源区的设计图形，所述设计图形包括多个交错排列的单元，所述单元包括位于两端的头部和连接在所述头部之间的颈部；b)在相邻的所述单元的内侧设置矩形缺口，以形成光掩膜版图形，其中，所述矩形缺口位于所述颈部的端部；以及C)形成具有所述光掩膜版图形的光掩膜版。优选地，所述矩形缺口的深度大于0.01l μm且小于0.016 μm。优选地，所述矩形缺口的宽度大于0.115 μm且小于0.230 μm。 优选地，所述矩形缺口的深度为0.014 μm.优选地，所述矩形缺口的宽度为0.213 μm。本发明还提供一种光掩膜版，所述光掩膜版上形成有用于形成静态随机存取记忆器有源区的光掩膜版图形，其特征在于，所述光掩膜版图形包括多个交错排列的单元，所述单元包括位于两端的头部和连接在所述头部之间的颈部，其中，在相邻的所述单元的内侧设置有矩形缺口，且所述矩形缺口位于所述颈部的端部。优选地，所述矩形缺口的深度大于0.01l μm且小于0.016 μm。优选地，所述矩形缺口的宽度大于0.115μm且小于0.230μm。优选地，所述矩形缺口的深度为0.014 μm。优选地，所述矩形缺口的宽度为0.213 μm.综上所述，本发明的方法通过在光掩膜版上的静态随机存取记忆器有源区图形的相邻单元的内侧的、头部的下方设置矩形缺口，可以增大随后以该光掩膜版进行光刻工艺在晶片上获得的光刻图形在该区域内头对头之间的间距，因此可以有效地抑制连桥现象，提闻良品率。
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A为有源区静态随机存取记忆器的设计图形的示意 图1B为图1A中区域A的放大视 图1C为通过现有的光学临近修正方法获得的光掩膜版图形；
图1D为图1C所示的修正后的设计图形的仿真结果；以及 图2为根据本发明一个实施方式的光掩膜版上的光掩膜版图形。
具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底了解本发明，将在下列的描述中提出详细的步骤。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。图2为根据本发明一个实施方式的光掩膜版上的光掩膜版图形。下面将结合图2来说明根据本发明的形成光掩膜版的方法。所述方法包括以下步骤:
第一，提供静态随机存取记忆器有源区的设计图形，该设计图形包括多个交错排列的单元，每个单元包括位于两端的头部和连接在头部之间的颈部。静态随机存取记忆器有源区的设计图形可以参照图1A和图1B，该设计图形包括多个单元100，多个单元100交错地排列。每个单元100包括位于两端的头部101和连接在头部101之间的颈部102。在相邻两个单元100的头对头的位置处(例如，区域A)，由于其间的间距较小，该区域通常存在违反设计规则的设计，因此，本发明的方法在于优化该部分区域的光掩膜版图形，以在不出现连桥现象的前提下，尽量保证晶片上得到的光刻图形与设计图形一致。第二，在相邻的单元的内侧设置矩形缺口，且矩形缺口位于颈部的端部，以形成光掩膜版图形。如图2所示，在颈部202的端部、相邻单元的内侧设置矩形缺口 203。其中，颈部202的端部是指颈部202的与头部201的连接处。由于所获得的图形将被复制到光掩膜版上，因此，将其称为光掩膜版图形。通过在内侧的、头部201的下方设置矩形缺口 203可以增大随后以该光掩膜图形进行光刻工艺在晶片上获得的光刻图形在该区域内头对头之间的间距，因此可以有效地抑制连桥现象，提闻良品率。然而，矩形缺口 203的尺寸与技术节点等因素有关，而光学临近修正通常是在0.18 μm以下的工艺中发生。因此，这里以0.153 μm技术节点的工艺为例，来说明矩形缺口的尺寸。对于0.153 μm术节点的工艺，优选地，矩形缺口 203的深度大于0.0l1μm且小于0.016μm。进一步，矩形缺口 203的宽度大于0.115μm且小于0.230μm。矩形缺口 203的深度是指矩形缺口 203的沿图2中水平方向的长度。矩形缺口 203的宽度(w)是指矩形缺口 203的沿图2中竖直方向的长度。按照所收集的数据，静态随机存取记忆器有源区内相邻器件结构之间的间距小于等于0.18 pm时较容易出现连桥现象。在矩形缺口 203的宽度为0.213 JLffil的情况下，矩形缺口 203的深度等于0.011 μιη时，仿真计算出的结果显示:头对头之间的间距约为0.18 pm，很容易出现连桥现象。矩形缺口 203的深度等于0.016 μιη时，虽然仿真计算结果显示头对头之间的间距可以大于0.192 Pm，但却会损害有源层与接触孔的包容性。因此，优选地，矩形缺口 203的深度大于0.011 μη〗1小于0.016 μιη，以能够在一定程度上改善连桥现象。当矩形缺口 203的深度为0.0I I μιη时，防止连桥现象出现的效果最佳。在矩形缺口 203的深度为0.014 μο 的情况下，矩形缺口 203的宽度为0.115μ 1时，仿真计算出的结果显示:头对头之间的间距约为0.18μπι很容易出现连桥现象。当矩形缺口 203的宽度大于0.230 μm时，虽然仿真计算结果显亍头对头之间的间距可以大于0.192 μm,但却会损害有源层与接触孔的包容性。因此，优选地，矩形缺口 203的宽度大于0.115μπι且小于0.230μιη。当矩形缺口 203的宽度为0.213μm时，防止连桥现象出现的效果最佳。第三，形成具有光掩膜版图形的光掩膜版。本领域的技术人员可以采用现有方法来形成具有光掩膜版图形的光掩膜版，因此不再详述。综上所述，本发明的方法通过在光掩膜版上的静态随机存取记忆器有源区图形的相邻单元的内侧的、头部的下方设置矩形缺口，可以增大随后以该掩膜版进行光刻工艺在晶片上获得的光刻图形在该区域内头对头之间的间距，因此可以有效地抑制连桥现象，提
闻良品率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
权利要求
1.一种形成光掩膜版的方法，其特征在于，所述方法包括: a)提供静态随机存取记忆器有源区的设计图形，所述设计图形包括多个交错排列的单元，所述单元包括位于两端的头部和连接在所述头部之间的颈部； b)在相邻的所述单元的内侧设置矩形缺口，以形成光掩膜版图形，其中，所述矩形缺口位于所述颈部的端部；以及 c)形成具有所述光掩膜版图形的光掩膜版。
2.根据权利要求1所述的方法，其特征在于，所述矩形缺口的深度大于0.0llJ-Uii PL小于 0.016 μιη。
3.根据权利要求2所述的方法，其特征在于，所述矩形缺口的宽度大于0.1lopm且小于 0.230 pm。
4.根据权利要求1所述的方法，其特征在于，所述矩形缺口的深度为0.014 LUIl。
5.根据权利要求4所述的方法，其特征在于，所述矩形缺口的宽度为0.213 μηι。
6.一种光掩膜版，所述光掩膜版上形成有用于形成静态随机存取记忆器有源区的光掩膜版图形，其特征在于，所述光掩膜版图形包括多个交错排列的单元，所述单元包括位于两端的头部和连接在所述头部之间的颈部，其中，在相邻的所述单元的内侧设置有矩形缺口，且所述矩形缺口位于所述颈部的端部。
7.根据权利要求6所述的光掩膜版，其特征在于，所述矩形缺口的深度大于0.011 pm且小于0.016 Imi ,
8.根据权利要求7所述的光掩膜版，其特征在于，所述矩形缺口的宽度大于0.115pm且小于0.230 μιη
9.根据权利要求6所述的光掩膜版，其特征在于，所述矩形缺口的深度为0.014μιη。
10.根据权利要求9所述的光掩膜版，其特征在于，所述矩形缺口的宽度为0.213 μιη。
全文摘要
一种形成光掩膜版的方法及光掩膜版。所述方法包括a)提供静态随机存取记忆器有源区的设计图形，所述设计图形包括多个交错排列的单元，所述单元包括位于两端的头部和连接在所述头部之间的颈部；b)在相邻的所述单元的内侧设置矩形缺口，以形成光掩膜版图形，其中，所述矩形缺口位于所述颈部的端部；以及c)形成具有所述光掩膜版图形的光掩膜版。本发明的方法通过在静态随机存取记忆器有源区图形的相邻单元的内侧的、头部的下方设置矩形缺口可以增大随后以该掩膜版图形进行光刻工艺在晶片上获得的光刻图形在该区域内头对头之间的间距，因此可以有效地抑制连桥现象，提高良品率。
文档编号G03F1/36GK103105727SQ20111036044
公开日2013年5月15日 申请日期2011年11月15日 优先权日2011年11月15日
发明者陈洁, 王谨恒 申请人:无锡华润上华科技有限公司