专利名称：一种阵列基板及其制作方法和显示装置的制作方法
技术领域：
本发明涉及液晶显示领域，特别是指一种阵列基板及其制作方法和显示装置。
背景技术：
如图I所示，为现有技术中阵列基板的平面图，阵列基板包括衬底基板上的栅线 10，与所述栅线10垂直排列的数据线20，栅线10和数据线20限定出像素区域，像素区域中包括并排排列的像素电极40、块状公共电极线30以及薄膜晶体管；该种结构的阵列基板的像素区域的长边是数据线20，短边是栅线10，所述公共电极线30平行于像素区域的短边且位于远离薄膜晶体管的一侧；数据线40与其下方的公共电极线30之间存在交叠电容。
目前大尺寸TV(电视)产品及3D产品是目前电视制造领域的发展趋势。然而要想实现大尺寸产品及3D产品的顺利开发，如产品驱动频率从60Hz提高至120Hz甚至是240Hz。
然而上述结构图I所示的阵列基板，由于数据线20与公共电极线30之间的交叠电容的存在，在高频率驱动时，会引起公共电极的电压受影响，从而使产品的画面产生 Greenish (绿附)问题。发明内容
本发明要解决的技术问题是提供一种阵列基板及其制作方法和显示装置，避免数据线与公共电极线之间的交叠电容，从而可以在高频率驱动下，大大降低Greenish现象。
本发明的实施例提供一种阵列基板，包括多条栅线、多条数据线、每两条彼此相邻的栅线和每两条彼此相邻的数据线限定出的像素区域，其中所述像素区域设有公共电极，像素电极和薄膜晶体管；还包括与所述数据线处于同一层公共电极线，其中所述公共电极线与所述数据线不相交，在所述公共电极线上设有钝化层，其中所述公共电极线通过形成在所述钝化层上的过孔与所述公共电极相连接，并且所述公共电极与所述数据线不交叠。
其中，所述栅线与所述数据线垂直交叠，所述像素区域为长方形，所述数据线构成所述像素区域的短边，所述栅线构成所述像素区域的长边。
其中，所述栅线与所述数据线垂直交叠的位置具有薄膜晶体管，所述数据线通过所述薄膜晶体管与所述像素电极连接。
其中，所述像素电极为狭缝结构。
其中，所述像素电极的狭缝结构具有交叉部位，所述公共电极线在所述像素电极所在层上的投影落在所述交叉部位上。
其中，所述公共电极具有与所述像素电极的狭缝相匹配的结构并且所述公共电极在所述像素电极上的投影能够覆盖所述像素电极的狭缝。
其中，所述公共电极在所述像素电极上的投影还能覆盖所述像素电极的狭缝附近的部分区域。
本发明的实施例还提供一种阵列基板的制作方法，包括
提供一衬底基板；
在所述衬底基板上形成像素电极；
在形成有所述像素电极的衬底基板上，形成栅线；
在形成有所述栅线的衬底基板上形成栅绝缘层；
在形成有所述栅绝缘层的衬底基板上形成数据线以及公共电极线，且所述公共电极线与所述数据线不相交；
在形成有所述数据线以及公共电极线的衬底基板上形成钝化层及所述钝化层上的过孔；
在形成有所述钝化层的衬底基板上形成公共电极，所述公共电极通过所述钝化层上的过孔与所述公共电极线连接。
本发明的实施例还提供一种显示装置，包括如上述所述的阵列基板。
本发明的上述技术方案的有益效果如下
上述方案中，通过公共电极线与所述数据线处于同一层，且公共电极线与所述数据线不相交，避免数 据线与公共电极线之间的交叠电容的产生，从而可以在高频率驱动下， 有效地避免数据线电压对公共电极电压信号的影响，大大降低Greenish现象的发生。
图I为现有技术中阵列基板的平面示意图2为本发明的阵列基板的平面示意图3 —图7为本发明的阵列基板的制作过程示意图8为本发明的阵列基板的公共电极的电压变化示意图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
如图2所示，本发明的实施例提供一种阵列基板，包括衬底基板(未示出)，若干栅线I、若干数据线2、每两条彼此相邻的栅线I和每两条彼此相邻的数据线2限定出的像素区域，其中所述像素区域设有公共电极7，像素电极4和薄膜晶体管5 ;还包括与所述数据线2处于同一层的公共电极线3，其中所述公共电极线3与所述数据线2不相交，在所述公共电极线3上设有钝化层，其中所述公共电极线3通过形成在所述钝化层上的过孔与所述公共电极7相连接，并且所述公共电极7与所述数据线2不交叠。
本发明的该实施例通过将公共电极7与公共电极线3设置成与数据线2不相交叠的结构，避免数据线2与公共电极线3和公共电极7之间的交叠电容的产生，从而可以在高频率驱动下，有效地避免数据线电压对公共电极电压信号的影响，大大降低Greenish现象的发生率。
在上述实施例中，所述衬底基板上的栅线I与数据线2垂直交叠，并限定出像素区域；该像素区域的平面为长方形，数据线2构成所述像素区域的短边，栅线I构成所述像素区域的长边。
所述像素区域中设有像素电极4，该像素电极4是利用在衬底基板上沉积的第一4层ITO制作，且该像素电极4制作成狭缝结构。
另外，所述栅线I与所述数据线2垂直交叠的位置具有薄膜晶体管(TFT) 5，所述数据线2通过所述薄膜晶体管5与所述像素电极4连接。
在所述阵列基板上还设置有位于所述数据线2上方的钝化层以及位于所述钝化层上方的公共电极7，所述公共电极7通过所述钝化层上的过孔6与所述公共电极线3连接。
在上述实施例中，所述公共电极7具有与所述像素电极4的狭缝相匹配的结构并且所述公共电极7在所述像素电极4所在层上的投影能够覆盖所述像素电极4的狭缝，或者进一步能够覆盖狭缝附近的部分区域。上述结构可以保证形成边缘电场的同时，由此产生的存储电容大大降低，有利于高频驱动产品达到充电率要求。但所述公共电极7也可以为其他的形状例如条形。
当显示面板上某一列打开时，当数据线2上电压信号由OV转化至最高电压，通过 TFT 5对像素电极4进行充电，由于如图8所示，公共电极线3的电压会产生一个跳变后又逐渐回落的过程，Λ Vcom为公共电极线3 (或者公共电极)的电压变化量，该值越高，对公共电极线3的电压的影响越难恢复,从而将产生Greenish现象。
对应单个像素结构而言，数据线2对公共电极线3的电压信号的影响可以体现为
权利要求
1.一种阵列基板，包括多条栅线、多条数据线、每两条彼此相邻的栅线和每两条彼此相邻的数据线限定出像素区域，其中所述像素区域设有公共电极，像素电极和薄膜晶体管，其特征在于，还包括与所述数据线处于同一层公共电极线，其中所述公共电极线与所述数据线不相交，在所述公共电极线上设有钝化层，其中所述公共电极线通过形成在所述钝化层上的过孔与所述公共电极相连接，并且所述公共电极与所述数据线不交叠。
2.根据权利要求I所述的阵列基板，其特征在于，所述栅线与所述数据线垂直交叠，所述像素区域为长方形，所述数据线构成所述像素区域的短边，所述栅线构成所述像素区域的长边。
3.根据权利要求2所述的阵列基板，其特征在于，所述栅线与所述数据线垂直交叠的位置具有薄膜晶体管，所述数据线通过所述薄膜晶体管与所述像素电极连接。
4.根据权利要求2所述的阵列基板，其特征在于，所述像素电极为狭缝结构。
5.根据权利要求4所述的阵列基板，其特征在于，所述像素电极的狭缝结构具有交叉部位，所述公共电极线在所述像素电极所在层上的投影落在所述交叉部位上。
6.根据权利要求4所述的阵列基板，其特征在于，所述公共电极具有与所述像素电极的狭缝相匹配的结构并且所述公共电极在所述像素电极上的投影能够覆盖所述像素电极的狭缝。
7.根据权利要求6所述的阵列基板，其特征在于，所述公共电极在所述像素电极上的投影还能覆盖所述像素电极的狭缝附近的部分区域。
8.—种阵列基板的制作方法，其特征在于，包括提供一衬底基板；在所述衬底基板上形成像素电极；在形成有所述像素电极的衬底基板上，形成栅线；在形成有所述栅线的衬底基板上形成栅绝缘层；在形成有所述栅绝缘层的衬底基板上形成数据线以及公共电极线，且所述公共电极线与所述数据线不相交；在形成有所述数据线以及公共电极线的衬底基板上形成钝化层及所述钝化层上的过孔；在形成有所述钝化层的衬底基板上形成公共电极，所述公共电极通过所述钝化层上的过孔与所述公共电极线连接。
9.一种显示装置，其特征在于，包括权利要求1-7中任一项所述阵列基板。
全文摘要
本发明提供一种阵列基板及其制作方法和显示装置，其中，所述阵列基板包括若干栅线、若干数据线、每两条彼此相邻的栅线和每两条彼此相邻的数据线限定出的像素区域，其中所述像素区域设有公共电极，像素电极和薄膜晶体管；还包括与所述数据线处于同一层公共电极线，其中所述公共电极线与所述数据线不相交，在所述公共电极线上设有钝化层，其中所述公共电极线通过形成在所述钝化层上的过孔与所述公共电极相连接，并且所述公共电极与所述数据线不交叠。本发明的方案可以避免数据线与公共电极线之间的交叠电容，从而可以在高频率驱动下，大大降低Greenish现象。
文档编号G02F1/1362GK102937768SQ201210455339
公开日2013年2月20日 申请日期2012年11月13日 优先权日2012年11月13日
发明者刘莎 申请人:京东方科技集团股份有限公司, 北京京东方显示技术有限公司