一种阵列基板、制备方法以及显示装置制造方法

一种阵列基板、制备方法以及显示装置制造方法
【专利摘要】本发明属于显示【技术领域】，具体涉及一种阵列基板、制备方法以及显示装置。该阵列基板包括呈网格分布的非像素区以及由所述非像素区包围形成的多个子像素区，所述非像素区内设置有多条交叉设置的扫描线和数据线，所述子像素区与非像素区的上方均设置有公共电极，所述公共电极对应着所述子像素区的区域的厚度为第一厚度，所述公共电极对应着所述扫描线和/或所述数据线的区域的厚度为第二厚度，所述第一厚度小于所述第二厚度。本发明通过将公共电极设置为对应着扫描线和/或数据线的区域的厚度大于子像素区的厚度的结构，增强了公共电极的导电能力，使得公共电极在整个显示面板的电压分布更均匀，提高了画面显示质量，提升显示装置的品质等级。
【专利说明】一种阵列基板、制备方法以及显示装置
【技术领域】
[0001]本发明属于显示【技术领域】，具体涉及一种阵列基板、制备方法以及显示装置。
【背景技术】
[0002]随着科学技术的发展，平板显示装置已取代笨重的CRT (Cathode Ray Tube,阴极射线管)显示装置日益深入人们的日常生活中，液晶显示装置(Liquid Crystal Display:简称TFT)是平板显示装置中的一种。液晶显示装置的主要构成部件是液晶面板，液晶面板主要包括彩膜基板和阵列基板，彩膜基板和阵列基板之间填充有液晶。其中，在阵列基板或彩膜基板中还设置有用于产生电场的电极，电极决定电场的分布，电场分布决定液晶的偏转，进而影响液晶面板的显示。液晶显示装置中的每一像素点均设置有像素电极(Pixel)以及与其相对的公共电极(Com)，在成像过程中，像素电极由集成在阵列基板中的薄膜晶体管(Thin Film Transistor:简称 TFT)、存储电容(storing capacitor,以下简称 Cs,也称像素电容)来控制，实现有源驱动，从而实现图像显示。薄膜晶体管作为控制开关，是实现LCD显示装置显示的关键，直接关系到高性能平板显示装置的发展方向。
[0003]随着显示技术的发展，同时为了满足人们对高亮度、高对比度、低能耗的要求，高级超维场转换技术(ADvanced Super Dimension Switch,简称ADS,又称ADSDS)应运而生。在现有技术中，ADS型阵列基板中通常包括位于液晶盒同一侧的像素电极与公共电极，像素电极与公共电极间产生的多维电场，使液晶盒内的所有液晶分子都能够发生偏转，从而提高了液晶工作效率并增大了视角。高级超维场转换技术的液晶显示装置具有高像素开口率、宽视角、高亮度，低能耗等优点。
[0004]作为ADS技术的改进，目前出现了高透过率1-ADS技术、高开口率H-ADS (Highaperture ADS，高开口率ADS)和高分辨率S-ADS技术等。一般的，阵列基板中像素电极与公共电极的结构包括两种，第一种结构是:子像素区中处于下层的电极为板状的公共电极(Com)，上层的电极为狭缝状的像素电极(Pixel);第二种结构是:子像素区中处于下层的电极为板状的像素电极，上层的电极为狭缝状的公共电极。如图1A、图1B所示，公共电极20为狭缝状结构，像素电极为板状电极，且公共电极20的厚度是固定的，公共电极20的电导率较小，供电能力弱。
[0005]公共电极作为公共基准电压的提供者，其最主要的功能在于能保持一个稳定的公共电压参考点。但是，由于液晶的特殊性质，液晶显示装置中一般采用交流驱动模式，例如:帧反转、行反转、列反转以及点反转等模式。由于Cs以及其他寄生电容的存在，在交流驱动模式下，交流信号会对公共电压产生周期性地被拉高或拉低的影响，如果公共电极的导电特性不好，就会影响显示装置画面的显示质量，例如:在显示图像的同时还伴随有绿条(Greenish)、抖动(Flick)和串扰(Crosstalk)等现象。
[0006]为保证子像素区中TFT稳定工作，需要存储在Cs上的电荷继续维持TFT的驱动电压，以使得液晶分子在一个帧周期内维持稳定的工作状态。相应的，如何保证阵列基板中公共电极中电压的稳定性，提高公共电极的供电能力，提高显示画面质量成为目前业界亟待解决的问题。

【发明内容】

[0007]本发明所要解决的技术问题是针对现有技术中存在的上不足，提供一种阵列基板、制备方法以及显示装置，该阵列基板的公共电极导电能力较强，使得公共电极在整个显示面板的电压分布更均匀。
[0008]解决本发明技术问题所采用的技术方案是该阵列基板，包括呈网格分布的非像素区以及由所述非像素区包围形成的多个子像素区，所述非像素区内设置有多条交叉设置的扫描线和数据线，所述子像素区与非像素区的上方均设置有公共电极，所述公共电极对应着所述子像素区的区域的厚度为第一厚度，所述公共电极对应着所述扫描线和/或所述数据线的区域的厚度为第二厚度，所述第一厚度小于所述第二厚度。
[0009]一种优选方案是，所述公共电极采用氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料形成。
[0010]另一种优选方案是，所述公共电极中对应着所述子像素区、所述扫描线和/或所述数据线的区域中小于等于第一厚度的部分采用氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料形成；所述公共电极中对应着所述扫描线和/或所述数据线的区域中大于第一厚度且小于等于第二厚度的部分采用钥、钥铌合金、铝、铝钕合金、钛和铜中的至少一种材料形成。
[0011]优选的是，所述子像素区内设置有栅电极、栅极绝缘层、有源层、源电极和漏电极、像素电极以及钝化层，所述扫描线与所述栅电极电连接，所述数据线与所述源电极电连接，所述像素电极与所述漏电极电连接，所述公共电极延伸至覆盖所述扫描线和/或所述数据线。
[0012]优选的是，所述源电极和所述漏电极与所述像素电极之间还进一步包括有有机薄膜层，所述有机薄膜层采用含有感光材料的树脂材料形成。
[0013]优选的是，所述有源层采用氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料形成；或者，所述有源层采用非晶硅材料形成。
[0014]优选的是，所述公共电极设置于所述钝化层的上方，所述公共电极在对应着所述子像素区的区域内呈狭缝状分布；
[0015]或者，所述像素电极设置于所述钝化层的上方，所述像素电极在对应着所述子像素区的区域内呈狭缝状分布。
[0016]进一步优选的是，所述第一厚度的范围为550 ~ 1000A，所述第二厚度的范围为300 ~ 500人。
[0017]一种显示装置，包括上述的阵列基板。
[0018]一种阵列基板的制备方法，包括形成多条交叉设置的扫描线和数据线的步骤，所述扫描线和数据线将所述阵列基板划分为呈网格分布的非像素区以及由所述非像素区包围形成的多个子像素区，还包括在所述子像素区、所述扫描线和/或所述数据线的上方形成包括公共电极的图形的步骤，所述公共电极对应着所述子像素区的区域的厚度为第一厚度，所述公共电极对应着所述扫描线和/或所述数据线的区域的厚度为第二厚度，所述第一厚度小于所述第二厚度。
[0019]优选的是，形成包括公共电极的图形具体包括以下步骤:
[0020]步骤Sll):形成导电膜层；
[0021]步骤S12):在所述导电膜层的上方形成光刻胶层；
[0022]步骤S13):采用双色调掩模板对所述光刻胶层进行曝光、显影，所述双色调掩模板上设有完全保留区、部分保留区和完全去除区，所述光刻胶层对应着所述完全保留区的光刻胶被完全保留，对应着所述部分保留区的光刻胶被部分保留，对应着所述完全去除区的光刻胶被完全去除；
[0023]步骤S14):对完成步骤S13)的导电膜层进行刻蚀，在对应着所述子像素区的区域形成包括狭缝状的部分公共电极的图形；
[0024]步骤S15):对完成步骤S14)的光刻胶层进行灰化处理，灰化掉所述光刻胶层中被部分保留的光刻胶；
[0025]步骤S16):对完成步骤S15)的导电膜层进行刻蚀，在对应着所述子像素区、所述扫描线和/或所述数据线的区域形成包括另一部分公共电极的图形，所述公共电极对应着子像素区的厚度为第一厚度，对应着所述扫描线和/或所述数据线的区域的厚度为第二厚度，所述第二厚度大于所述第一厚度；
[0026]步骤S17):将剩余的光刻胶剥离。
[0027]进一步优选的是，所述步骤Sll)中:采用氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料，通过沉积、溅射或热蒸发的方法形成导电膜层；其中，所述导电膜层的厚度等于所述第二厚度；
[0028]或者，所述导电膜层包括第一导电膜层和第二导电膜层，先采用氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料，通过沉积、溅射或热蒸发的方法形成第一导电膜层；接着，采用钥、钥铌合金、铝、铝钕合金、钛和铜中的至少一种材料，通过溅射或热蒸发的方法在所述第一导电膜层的上方形成第二导电膜层；其中，所述第一导电膜层的厚度等于所述第一厚度，所述第二导电膜层的厚度等于所述第二厚度与所述第一厚度之差。
[0029]进一步优选的是，所述步骤S13)中:所述双色调掩模板中，对应着所述子像素区的区域设置为狭缝状的完全去除区，对应着所述子像素区的其他区域设置为部分保留区，对应着所述扫描线和/或所述数据线的区域设置为完全保留区。
[0030]本发明的有益效果是:本发明通过将公共电极设置为对应着扫描线和/或所述数据线的区域的厚度大于子像素区的厚度的结构，相应地，采用灰化工艺实现公共电极这种厚度不等的结构的制备，增强了公共电极的导电能力，使得公共电极在整个显示面板的电压分布更均匀、更稳定，提高了画面显示质量，提升显示装置的品质等级。
【专利附图】

【附图说明】
[0031]图1A为现有技术中阵列基板的平面示意图；
[0032]图1B为图1A中公共电极的平面示意图；
[0033]图2为阵列基板中子像素区与非像素区的平面示意图；
[0034]图3A为本发明实施例1中阵列基板的平面示意图；
[0035]图3B为沿图3A中A-A剖切线的剖视图；[0036]图4为图3A中公共电极的平面示意图；
[0037]图5A_5D、5F和图6A-6F为图3A中阵列基板的制备流程图的平面示意图和对应着图3A中A-A剖切线位置处的剖视图；
[0038]其中:
[0039]图5A为形成包括栅电极的图形的平面示意图；
[0040]图6A为图5A对应的剖视图；
[0041]图5B为形成包括栅极绝缘层和有源层的图形的平面示意图；
[0042]图6B为图5B对应的剖视图；
[0043]图5C为形成包括源电极和漏电极的图形的平面示意图；
[0044]图6C为图5C对应的剖视图；
[0045]图为形成包括像素电极的图形的平面示意图；
[0046]图6D为图对应的剖视图；
[0047]图6E为形成包括钝化层的图形的剖视图；
[0048]图5F为形成包括公共电极的图形的平面示意图；
[0049]图6F为图5F对应的剖视图；
[0050]图中:1-子像素区；2_非像素区；10_基板；11 —栅电极；12 —扫描线；13 —栅极绝缘层；14 一有源层；15 —像素电极；16 —数据线；17 —源电极；18 —漏电极；19 一钝化层；20 —公共电极。
【具体实施方式】
[0051]为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和【具体实施方式】对本发明阵列基板、制备方法以及显示装置作进一步详细描述。
[0052]该阵列基板，包括呈网格分布的非像素区以及由所述非像素区包围形成的多个子像素区，所述非像素区内设置有多条交叉设置的扫描线和数据线，所述子像素区与非像素区的上方均设置有公共电极，所述公共电极对应着所述子像素区的区域的厚度为第一厚度，所述公共电极对应着所述扫描线和/或所述数据线的区域的厚度为第二厚度，所述第一厚度小于所述第二厚度。
[0053]一种显示装置，包括上述的阵列基板。
[0054]一种上所述的阵列基板的制备方法，包括形成多条交叉设置的扫描线和数据线的步骤，所述扫描线和数据线将所述阵列基板划分为呈网格分布的非像素区以及由所述非像素区包围形成的多个子像素区，还包括在所述子像素区、所述扫描线和/或所述数据线的上方形成包括公共电极的图形的步骤，所述公共电极对应着所述子像素区的区域的厚度为第一厚度，所述公共电极对应着所述扫描线和/或所述数据线的区域的厚度为第二厚度，所述第一厚度小于所述第二厚度。
[0055]实施例1:
[0056]如图2所示，一种阵列基板，该阵列基板包括呈网格分布的非像素区2以及由所述非像素区包围形成的多个子像素区1，所述非像素区内设置有多条交叉设置的扫描线12和数据线16，所述子像素区I与非像素区2的上方均设置有公共电极，所述公共电极对应着所述子像素区I的区域的厚度为第一厚度，所述公共电极对应着所述扫描线12和/或所述数据线16的区域的厚度为第二厚度，所述第一厚度小于所述第二厚度。即，在本实施例中，所述公共电极20对应着所述扫描线的区域的厚度大于对应着所述子像素区I的区域的厚度，或者，所述公共电极对应着所述数据线的区域的厚度大于对应着所述子像素区I的区域的厚度；或者，所述公共电极对应着所述扫描线和所述数据线的区域的厚度均大于对应着所述子像素区I的区域的厚度。
[0057]在本实施例中，如图3A、3B所示，所述子像素区I内设置有栅电极11 (Gate)、栅极绝缘层13 (GI)、有源层14 (Active)、同处于一层的源电极17 (Source)和漏电极18(Drain)、像素电极15 (PXL ΙΤ0)、钝化层19 (PVX)以及公共电极20 (Com ΙΤ0)。其中，所述扫描线12与所述栅电极11电连接，所述数据线16与所述源电极17电连接，所述公共电极20设置于所述钝化层19的上方。在本实施例中，如图4所示，所述公共电极20延伸至覆盖所述扫描线12与所述数据线16的区域，且所述公共电极20对应着所述扫描线12和所述数据线16的区域的厚度均大于对应着所述子像素区I的区域的厚度(图4中以颜色深浅示出公共电极20在子像素区I与非像素区2中对应着扫描线和数据线的厚度的差异，深颜色区域的厚度大于浅颜色区域的厚度)。
[0058]其中，所述公共电极20采用氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料形成。所述公共电极20中，所述第一厚度的范围为550 ~ 1000A，所述第二厚
度的范围为300 ~ 500A。所述公共电极20在对应着所述子像素区I的区域内呈狭缝状分布。
[0059]另外，所述栅电极11、源电极17和漏电极18均采用钥、钥铌合金、铝、铝钕合金、钛和铜中的至少一种材料形成；所述栅极绝缘层13采用硅氧化物、硅氮化物、铪氧化物、硅氮氧化物、铝氧化物中的至少一种材料形成。述有源层14采用非晶硅材料形成。所述钝化层19采用硅氧化物、硅氮化物、铪氧化物、铝氧化物中的至少两种材料形成。
[0060]在阐述具体制备方法之前，应该理解，在本发明中，构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺，光刻胶以正性光刻胶为例，但是这并非对本发明的限制。
[0061]上述的阵列基板的制备方法，包括形成多条交叉设置的扫描线和数据线的步骤，所述扫描线和数据线将所述阵列基板划分为呈网格分布的非像素区以及由所述非像素区包围形成的多个子像素区；还包括在所述子像素区、所述扫描线和/或所述数据线的上方形成包括公共电极的图形的步骤，所述公共电极对应着所述子像素区的区域的厚度为第一厚度，所述公共电极对应着所述扫描线和/或所述数据线的区域的厚度为第二厚度，所述第一厚度小于所述第二厚度。
[0062]在本实施例中，如图5A_5D、5F和图6A-6F所示，该阵列基板的制备方法为:
[0063]步骤SI):在基板上形成包括栅电极的图形。
[0064]在该步骤中，在基板10上形成金属薄膜(即栅电极金属薄膜)，通过一次构图工艺在基板10上形成包括栅电极11 (Gate)以及扫描线12的图形，如图5A和图6A所示。其中，形成金属薄膜采用沉积法(Deposition)、溅射法或热蒸发法。所述构图工艺中，先在金属薄膜上形成一层光刻胶，采用掩模板对所述光刻胶进行曝光(Mask)、显影(Develop)、刻蚀(Etch)、剥离，以形成包括栅电极11以及扫描线12的图形。
[0065]在该步骤中，还同时在基板对应着非像素区的区域(一般在基板的边沿)中形成公共电极连接线，所述公共电极连接线留待与公共电极电连接，公共电极连接线的结构和制备方法与现有技术相同，这里不再详述。
[0066]这里，为能更突出地示意本实施例中阵列基板在制备过程中的剖面结构，剖面图5A与平面图6A的比例设置为不同的比例；同时，为便于了解薄膜晶体管的各层结构以及各层之间的位置关系，平面图5A中的各层设置为具有一定透明度，以下各平面图与各剖面图与此同。
[0067]步骤S2):在完成步骤SI)的基板上形成包括栅极绝缘层和有源层的图形。
[0068]在该步骤中:在完成步骤SI)的基板10上形成栅极绝缘层薄膜和有源层薄膜，通过一次构图工艺形成包括栅极绝缘层13 (GI)的图形和有源层14 (Active)的图形。其中，形成栅极绝缘层薄膜采用化学气相沉积(Chemical Vapor Deposition,简称CVD)法,所述栅极绝缘层13设置为覆盖住已完成步骤SI)的基板的整层。所述构图工艺中，先在有源层薄膜上形成一层光刻胶，采用掩模板对所述光刻胶进行曝光(Mask)、显影(Develop)、刻蚀(Etch)、剥离，以形成包括有源层14的图形,如图5B和图6B所示。
[0069]本实施例中，所述有源层14采用非晶硅材料形成，这里，栅极绝缘层13覆盖于整个基板10之上，而栅极绝缘层一般采用透明材料(硅氧化物、硅氮化物、铪氧化物、硅氮氧化物、铝氧化物中的至少一种材料)形成，对平面图的观察不会造成妨碍，因此在图5B的平面示意图中略去栅极绝缘层13的示意，以便能更好地示出栅电极11、扫描线12与有源层14的相对位置关系。
[0070]步骤S3):在完成步骤S2)的基板上形成包括源电极和漏电极的图形。
[0071]在该步骤中:在完成步骤S2)的基板10上形成金属薄膜(即形成源电极和漏电极的金属薄膜)，通过一次构图工艺形成包括源电极17、漏电极18和数据线16的图形，所述源电极17和漏电极18位于所述有源层14的上方两侧。其中，形成金属薄膜采用沉积法、溅射法或热蒸发法。在所述构图工艺中，先在金属薄膜上形成一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影、刻蚀、剥离，以形成包括源电极17、漏电极18和数据线16的图形，如图5C和图6C所示。
[0072]步骤S4):在完成步骤S3)的基板上形成包括像素电极的图形。
[0073]在该步骤中:在完成步骤S3)的基板10上形成像素电极薄膜，通过一次构图工艺形成包括像素电极15的图形。其中，形成像素电极薄膜采用沉积法、溅射法或热蒸发法。在所述构图工艺中，先在像素电极薄膜上形成一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影、刻蚀、剥离，以形成包括像素电极15的图形，所述漏电极18与所述像素电极15直接电连接，如图和图6D所示。
[0074]步骤S5):在完成步骤S4)的基板上形成包括钝化层的图形，如图6E所示。
[0075]在本步骤中，钝化层19覆盖于整个基板10之上，与栅极绝缘层13类似的是，钝化层19 一般采用透明材料(硅氧化物、硅氮化物、铪氧化物或铝氧化物)形成，对平面图的观察不会造成妨碍，因此未给出相应的平面示意图。
[0076]步骤S6):在完成步骤S5)的基板上形成包括公共电极的图形。[0077]在该步骤中:在完成步骤S5)的基板10上形成公共电极薄膜，通过一次构图工艺在所述钝化层19上方形成包括公共电极20(Com ΙΤ0)的图形。其中，形成公共电极薄膜采用沉积法、溅射法或热蒸发法。在所述构图工艺中，先在公共电极薄膜上形成一层光刻胶，采用双色调掩模板，如半色调掩模板(half tone mask)或灰色调掩模板(gray tone mask)对所述光刻胶进行曝光、显影、刻蚀、剥离，以形成包括公共电极20的图形，如图5F和图6F所示。
[0078]进一步的，在阵列基板的非像素区，所述钝化层19中对应着公共电极线的上方开设有过孔，所述公共电极20通过所述过孔与公共电极连接线连接，如前所述，公共电极连接线与栅电极11以及扫描线12同时形成在基板10上，在该步骤中，只需保证公共电极连接线与公共电极20电连接即可。
[0079]具体的，在完成步骤S4)的基板10上形成钝化层薄膜，通过一次构图工艺形成钝化层19 (PVX)图形，所述钝化层19图形覆盖所述源电极17、所述漏电极18和所述像素电极15的部分，。
[0080]其中，形成钝化层薄膜采用沉积法、溅射法或热蒸发法。在所述构图工艺中，先在钝化层薄膜上涂敷一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影、刻蚀、剥离，以形成包括钝化层19的图形。
[0081]其中，由于形成薄膜晶体管除公共电极以外的其他层，即形成所述子像素区I内的栅电极11、栅极绝缘层13、有源层14、源电极17、漏电极18、像素电极15、钝化层19的制备工艺与现有技术中相同，因此这里不再详述。
[0082]该阵列基板的公共电极20的制备方法具体包括以下步骤:
[0083]步骤S611):在所述钝化层上方形成导电膜层。
[0084]在该步骤中，采用氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料，通过沉积、溅射或热蒸发的方法在所述钝化层19的上方形成一层导电膜层；其中，所述导电膜层的厚度等于所述第二厚度。
[0085]步骤S612):在所述导电膜层的上方形成光刻胶。
[0086]在本实施例中，所述光刻胶可采用正性光刻胶或负性光刻胶，通过涂覆方式在所述导电膜层的上方形成一层光刻胶。
[0087]步骤S613):采用双色调掩模板对所述光刻胶进行曝光、显影，所述双色调掩模板上设有完全保留区、部分保留区和完全去除区，所述光刻胶对应着所述完全保留区的区域被完全保留，对应着所述部分保留区的区域被部分保留，对应着所述完全去除区的区域被完全去除。
[0088]其中，所述双色调掩模板中，对应着所述子像素区I的区域设置为狭缝状的完全去除区，对应着所述子像素区I的其他区域为部分保留区，对应着所述扫描线和/或所述数据线的区域设置为完全保留区。
[0089]经过曝光、显影步骤，光刻胶中对应着所述子像素区I的区域内的狭缝状的区域被完全去除。若光刻胶采用正性光刻胶，则在曝光过程中被光照射到的部分正性光刻胶通过感光化学反应，在显影液易于被溶解，从而被去除。相反的，若光刻胶采用负性光刻胶，则在曝光过程中被光照射到的部分负性光刻胶通过感光化学反应，在显影液不易于被溶解，从而得以保留。[0090]步骤S614):对完成步骤S613)的导电膜层进行刻蚀，在对应着所述子像素区的区域形成包括狭缝状的部分公共电极的图形。
[0091]在该步骤中，所述刻蚀采用湿法刻蚀工艺，经过刻蚀步骤，对应着所述子像素区I的区域中狭缝状的导电膜层被完全去除，从而在所述子像素区I中形成包括狭缝状的部分公共电极的图形。
[0092]步骤S615):对完成步骤S614)的光刻胶进行灰化处理，灰化掉被部分保留的光刻胶。
[0093]在该步骤中，所述子像素区I中对应着双色调掩模板的部分保留区的区域的光刻胶被进一步完全去除，使得所述子像素区I内的导电膜层完全裸露出来。
[0094]步骤S616):对完成步骤S615)的导电膜层进行刻蚀，在对应着所述子像素区、所述扫描线和/或所述数据线的区域形成包括另一部分公共电极的图形，所述公共电极对应着子像素区的厚度为第一厚度，对应着所述扫描线和/或所述数据线的区域的厚度为第二厚度，所述第二厚度大于所述第一厚度。
[0095]在该步骤中，所述刻蚀采用湿法刻蚀工艺，经过刻蚀步骤，对应着所述子像素区I的狭缝状以外的导电膜层被部分去除，对应着所述子像素区I的导电膜层变薄，该部分的导电膜层的厚度为第一厚度；而对应着所述扫描线12和/或所述数据线16的区域的导电膜层被完全保留，该部分的导电膜层的厚度为第二厚度，所述第二厚度大于所述第一厚度，从而形成公共电极20的完整图形。
[0096]步骤S617):将剩余的光刻胶剥离。
[0097]在该步骤中，将剩余的光刻胶完全去除，即将对应着扫描线和/或所述数据线的区域的光刻胶完全去除，并裸露出对应着扫描线和/或所述数据线的区域的导电膜层。
[0098]至此，阵列基板制备完成。
[0099]在本实施例中，通过双色调掩模板形成了在子像素区I与非像素区2的厚度不等的公共电极，而在公共电极较厚的部分，对应的电导率较大，电阻率较小，相应的电阻较小；在公共电极较薄的部分，对应的电导率较小，电阻率较大，相应的电阻较大，因此能均衡公共电极在子像素区I与非像素区2的电压分布，使得公共电极20提供的电压在整个显示区内的分布更均匀、更稳定。
[0100]在上述阵列基板中，处于下层的电极为板状的像素电极，像素电极与TFT的漏电极电连接，而处于上层的为狭缝状的公共电极。通过狭缝电极边缘与板状电极层间产生的电场、以及狭缝电极之间产生的电场共同形成多维电场，使液晶盒内的所有液晶分子都能够发生偏转，从而实现图像显示。
[0101]实施例2:
[0102]本实施例与实施例1的区别在于，在本实施例中，阵列基板中的公共电极20由两种不同的材料形成，即公共电极20在对应着扫描线和/或所述数据线的区域相对对应着子像素区I突出的厚度部分采用电导率更高的材料形成。
[0103]具体的，所述公共电极20在对应着所述子像素区1、所述扫描线和/或所述数据线的区域中小于等于第一厚度的部分采用氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料形成；所述公共电极20在对应着所述扫描线和/或所述数据线的区域中大于第一厚度且小于等于第二厚度的部分采用钥、钥铌合金、铝、铝钕合金、钛和铜中的至少一种材料形成。
[0104]相应的，本实施例的阵列基板的制备方法具体包括如下步骤:
[0105]步骤S600):形成阵列基板除公共电极以外的其他层。
[0106]在该步骤中，该阵列基板的最上方一层为钝化层。
[0107]步骤S611):在所述钝化层上方形成导电膜层。
[0108]在该步骤中，所述导电膜层包括第一导电膜层和第二导电膜层，先采用氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料，通过溅射或热蒸发的方法在所述钝化层的上方形成第一导电膜层；接着，采用钥、钥铌合金、铝、铝钕合金、钛和铜中的至少一种材料，通过溅射或热蒸发的方法在所述第一导电膜层的上方形成第二导电膜层；其中，所述第一导电膜层的厚度等于所述第一厚度，所述第二导电膜层的厚度等于所述第二厚度
与所述第一厚度之差。其中，所述第一厚度的范围为550 ~ 1000A，所述第二厚度的范围为 300 ~ 500A。
[0109]步骤S612):在所述导电膜层的上方形成光刻胶。
[0110]步骤S613):采用双色调掩模板对所述光刻胶进行曝光、显影，所述双色调掩模板上设有完全保留区、部分保留区和完全去除区，所述光刻胶对应着所述完全保留区的区域被完全保留，对应着所述部分保留区的区域被部分保留，对应着所述完全去除区的区域被完全去除。
[0111]其中，所述双色调掩模板中，对应着所述子像素区I的区域间隔设置为狭缝状的完全去除区，对应着所述子像素区I的其他区域为部分保留区，对应着所述扫描线和/或所述数据线的区域设置为完全保留区。
[0112]经过曝光、显影步骤，对应着所述子像素区I的区域内的狭缝状的光刻胶被完全去除。
[0113]步骤S614):对完成步骤S613)的导电膜层进行刻蚀，在对应着所述子像素区的区域形成包括狭缝状的部分公共电极的图形。
[0114]在该步骤中，所述刻蚀采用湿法刻蚀工艺，经过刻蚀步骤，对应着所述子像素区I的区域中狭缝状的导电膜层被完全去除，从而在所述子像素区I中形成包括狭缝状的部分公共电极的图形。
[0115]步骤S615):对完成步骤S614)的光刻胶进行灰化处理，灰化掉被部分保留的光刻胶。
[0116]在该步骤中，所述子像素区I中对应着双色调掩模板的部分保留区的区域的光刻胶被进一步完全去除，使得所述子像素区I内的第二导电膜层完全裸露出来。
[0117]步骤S616):对完成步骤S615)的导电膜层进行刻蚀，在对应着所述子像素区、所述扫描线和/或所述数据线的区域形成包括另一部分公共电极的图形，所述公共电极对应着子像素区的厚度为第一厚度，对应着所述扫描线和/或所述数据线的区域的厚度为第二厚度，所述第二厚度大于所述第一厚度。
[0118]在该步骤中，所述刻蚀采用湿法刻蚀工艺，经过刻蚀步骤，对应着所述子像素区I的区域内的第二导电膜层被完全去除，而第一导电膜层被完全裸露出来，从而形成所述公共电极20在对应着子像素区I的部分图形，该部分公共电极的厚度为第一厚度；而对应着所述扫描线12和/或所述数据线16的区域的第二导电膜层被完全保留，该部分公共电极的厚度为第二厚度，所述第二厚度大于所述第一厚度，从而形成公共电极20的完整图形。
[0119]步骤S617):将剩余的光刻胶剥离。
[0120]在该步骤中，将剩余的光刻胶完全去除，即将对应着扫描线和/或所述数据线的区域的光刻胶完全去除，并裸露出对应着扫描线和/或所述数据线的区域的第二导电膜层。
[0121]至此，阵列基板制备完成。
[0122]本实施例中阵列基板的其他结构与实施例1中的阵列基板的结构相同，制备方法的其他步骤与实施例1中的阵列基板的制备方法相同，这里不再赘述。
[0123]实施例3:
[0124]本实施例与实施例1、2的区别在于，本实施例阵列基板中，所述源电极和所述漏电极与所述像素电极之间还进一步包括有有机薄膜层(Organic f iIm)。
[0125]在本实施例中，所述有机薄膜层采用含有感光材料的树脂材料形成，所述有机薄膜层的厚度为2-4μπι (厚度大于所述钝化层的厚度)。有机薄膜层形成在源电极和漏电极的上方，并在对应着所述漏电极的区域开设有过孔，所述漏电极与所述像素电极通过过孔电连接。
[0126]相应的，本实施例阵列基板的制备方法为:栅电极沉积(Gate Deposition)—采用普通掩模板通过一次构图工艺形成栅电极(Mask、Develop、Etch)—栅极绝缘层沉积(GI Deposition)—有源层沉积(Active Deposition)—采用普通掩模板通过一次构图工艺形成有源层(Mask、Develop、Etch)—金属薄膜沉积(S/DDeposition)—采用普通掩模板通过一次构图工艺形成源电极和漏电极(Mask、Develop、Etch)—有机薄膜层沉积(Organic film Deposition)—采用普通掩模板通过一次构图工艺形成有机薄膜层图形(Mask、Develop、Etch)—像素电极沉积(PXL ITO Deposition)—采用普通掩模板通过一次构图工艺形成像素电极(Mask、Develop、Etch)—钝化层沉积(PVX Deposition)—采用普通掩模板通过一次构图工艺形成钝化层(Mask、Develop、Etch)—公共电极沉积(Com ITODeposition)—采用半色调掩模板(half tone mask)或灰色调掩模板(gray tone mask)通过一次构图工艺形成公共电极(Mask、Develop、Etch)。
[0127]本实施例中阵列基板的其他结构与实施例1或2中的阵列基板的结构相同，制备方法的其他步骤与实施例1或2中的阵列基板的制备方法相同，这里不再赘述。
[0128]本实施例的阵列基板中，由于在所述源电极和所述漏电极与所述像素电极之间还进一步包括有有机薄膜层，因此，能进一步减小阵列基板中的耦合电容，减弱耦合电容对公共电极的影响，保证公共电极上的电压分布更均匀、更稳定，从而使得显示装置能获得更好的画面显示质量。
[0129]实施例4:
[0130]本实施例与实施例1-3的区别在于，本实施例阵列基板中的有源层采用金属氧化物半导体形成。
[0131]在本实施例中，所述有源层采用氧化铟镓锌(IGZ0)、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料形成。
[0132]本实施例中，由于有源层采用金属氧化物半导体形成，使得源电极与漏电极之间的电子迁移率增加，因此能更好地改善源电极与漏电极之间的电子迁移率。
[0133]本实施例中阵列基板的其他结构与实施例1-3任一的阵列基板的结构相同，制备方法的其他步骤与实施例1-3任一的阵列基板的制备方法相同，这里不再赘述。
[0134]同样应该理解是，实施例1-4中的像素电极并不限定为板状，公共电极并不限定为狭缝状，即，作为一种变型，像素电极可以为狭缝状，公共电极可以为板状，只要保证处于上方的电极为狭缝状，处于下方的电极为板状即可。
[0135]本发明实施例还提供了一种显示装置，其包括上述任意一种阵列基板。所述显示装置可以为:液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0136]实施例1-4中，仅以ADS模式显示装置中，底栅型薄膜晶体管阵列基板中公共电极对应着非像素区的厚度(具体是扫描线和/或所述数据线的厚度)大于子像素区的厚度的结构为示例，对阵列基板的结构和制备方法进行了详细说明，但是，应该理解的是，上述公共电极对应着非像素区的厚度(例如扫描线和/或所述数据线的厚度)大于子像素区的厚度的结构同样适用于顶栅型薄膜晶体管阵列基板，在设计与生产过程中只需做适应性调整即可。
[0137]实施例1-4的阵列基板中，通过将公共电极设置为对应着非像素区的扫描线和/或所述数据线的厚度大于子像素区的厚度的结构，相应地，采用灰化工艺实现公共电极这种厚度不等的结构的制备，增强了公共电极的导电能力，使得公共电极在整个液晶显示面板的电压分布更均匀、更稳定，提高了画面显示质量，提升显示装置的品质等级。
[0138]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【权利要求】
1.一种阵列基板，该阵列基板包括呈网格分布的非像素区以及由所述非像素区包围形成的多个子像素区，所述非像素区内设置有多条交叉设置的扫描线和数据线，其特征在于，所述子像素区与非像素区的上方均设置有公共电极，所述公共电极对应着所述子像素区的区域的厚度为第一厚度，所述公共电极对应着所述扫描线和/或所述数据线的区域的厚度为第二厚度，所述第一厚度小于所述第二厚度。
2.根据权利要求1所述的阵列基板，其特征在于，所述公共电极采用氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料形成。
3.根据权利要求1所述的阵列基板，其特征在于，所述公共电极中对应着所述子像素区、所述扫描线和/或所述数据线的区域中小于等于第一厚度的部分采用氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料形成；所述公共电极中对应着所述扫描线和/或所述数据线的区域中大于第一厚度且小于等于第二厚度的部分采用钥、钥铌合金、铝、铝钕合金、钛和铜中的至少一种材料形成。
4.根据权利要求1-3任一所述的阵列基板，其特征在于，所述子像素区内设置有栅电极、栅极绝缘层、有源层、源电极、漏电极、像素电极以及钝化层，所述扫描线与所述栅电极电连接，所述数据线与所述源电极电连接，所述像素电极与所述漏电极电连接，所述公共电极延伸至覆盖所述扫描线和/或所述数据线。
5.根据权利要求1-3任一所述的阵列基板，其特征在于，所述源电极和所述漏电极与所述像素电极之间还进一步包括有有机薄膜层，所述有机薄膜层采用含有感光材料的树脂材料形成。
6.根据权利要求4所述的阵列基板，其特征在于，所述有源层采用氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料形成；或者，所述有源层采用非晶硅材料形成。
7.根据权利要求4所述的阵列基板，其特征在于，所述公共电极设置于所述钝化层的上方，所述公共电极在对应着所述 子像素区的区域内呈狭缝状分布； 或者，所述像素电极设置于所述钝化层的上方，所述像素电极在对应着所述子像素区的区域内呈狭缝状分布。
8.根据权利要求1-3任一所述的阵列基板，其特征在于，所述第一厚度的范围为550 - 1000A，所述第二厚度的范围为300 ~500A。
9.一种显示装置，其特征在于，包括权利要求1-8任一项所述的阵列基板。
10.一种阵列基板的制备方法，包括形成多条交叉设置的扫描线和数据线的步骤，所述扫描线和数据线将所述阵列基板划分为呈网格分布的非像素区以及由所述非像素区包围形成的多个子像素区，其特征在于，还包括在所述子像素区、所述扫描线和/或所述数据线的上方形成包括公共电极的图形的步骤，所述公共电极对应着所述子像素区的区域的厚度为第一厚度，所述公共电极对应着所述扫描线和/或所述数据线的区域的厚度为第二厚度，所述第一厚度小于所述第二厚度。
11.根据权利要求10所述的制备方法，其特征在于，形成包括公共电极的图形具体包括以下步骤: 步骤SI I):形成导电膜层； 步骤S12):在所述导电膜层的上方形成光刻胶；步骤S13):采用双色调掩模板对所述光刻胶进行曝光、显影，所述双色调掩模板上设有完全保留区、部分保留区和完全去除区，所述光刻胶对应着所述完全保留区的区域被完全保留，对应着所述部分保留区的区域被部分保留，对应着所述完全去除区的区域被完全去除； 步骤S14):对完成步骤S13)的导电膜层进行刻蚀，在对应着所述子像素区的区域形成包括狭缝状的部分公共电极的图形； 步骤S15):对完成步骤S14)的光刻胶进行灰化处理，灰化掉被部分保留的光刻胶； 步骤S16):对完成步骤S15)的导电膜层进行刻蚀，在对应着所述子像素区、所述扫描线和/或所述数据线的区域形成包括另一部分公共电极的图形，所述公共电极对应着子像素区的厚度为第一厚度，对应着所述扫描线和/或所述数据线的区域的厚度为第二厚度，所述第二厚度大于所述第一厚度； 步骤S17):将剩余的光刻胶剥离。
12.根据权利要求11所述的制备方法，其特征在于，所述步骤Sll)中:采用氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料，通过沉积、溅射或热蒸发的方法形成导电膜层；其中，所述导电膜层的厚度等于所述第二厚度； 或者，所述导电膜层包括第一导电膜层和第二导电膜层，先采用氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的至少一种材料，通过沉积、溅射或热蒸发的方法形成第一导电膜层；接着，采用钥、钥铌合金、铝、铝钕合金、钛和铜中的至少一种材料，通过溅射或热蒸发的方法在所述第一导电膜层的上方形成第二导电膜层；其中，所述第一导电膜层的厚度等于所述第一厚度，所述第二导电膜层的厚度等于所述第二厚度与所述第一厚度之差。
13.根据权利要求12所述的制备方法，其特征在于，所述步骤S13)中:所述双色调掩模板中，对应着所述子像素区的区域设置为狭缝状的完全去除区，对应着所述子像素区的其他区域设置为部分保留区，对应着所述扫描线和/或所述数据线的区域设置为完全保留区。
【文档编号】G02F1/1343GK103487999SQ201310199377
【公开日】2014年1月1日 申请日期:2013年5月24日 优先权日:2013年5月24日
【发明者】徐向阳, 邓立赟, 金玟秀, 操彬彬 申请人:合肥京东方光电科技有限公司, 京东方科技集团股份有限公司