阵列基板及其制作方法、显示装置制造方法
【专利摘要】本发明实施例公开了一种阵列基板及其制作方法、显示装置，涉及显示【技术领域】，能够在保证高分辨率的前提下，提高显示装置对液晶的驱动能力。一种阵列基板，包括衬底基板，还包括：位于所述衬底基板上方的第一公共电极、第二公共电极和像素电极，所述像素电极与所述第一公共电极、所述第二公共电极绝缘，所述第一公共电极和所述第二公共电极的电位相等。
【专利说明】阵列基板及其制作方法、显示装置
【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种阵列基板及其制作方法、显示装置。
【背景技术】
[0002]薄膜晶体管液晶显不器(ThinFilm Transistor Liquid Crystal Display,简称TFT-LCD)具有体积小、功耗低、无辐射等优点，在平板显示领域中占据了主导地位。
[0003]IXD根据电场形式的不同可分为多种类型，其中，高级超维场转换(AdvancedSuper Dimension Switch,简称ADS)模式的TFT-1XD具有宽视角、高开ロ率、高透过率等优点而被广泛的应用。ADS模式是平面电场宽视角核心技术，其核心技术特性描述为:通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转。ADS模式的开关技术可以提高TFT-1XD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开ロ率、低色差、无挤压水波纹等优点。
[0004]发明人在实现本发明的过程中发现，随着人们对TFT-LCD的分辨率的要求越来越高，ADS型TFT-1XD内的像素电极的尺寸往往越来越小，导致ADS型TFT-1XD对液晶的驱动能力也变弱，同时增加了 ADS型TFT-LCD出现闪烁现象的可能性，降低了用户的使用体验度。
【发明内容】
[0005]本发明所要解决的技术问题在于提供一种阵列基板及其制作方法、显示装置，能够在保证高分辨率的前提下，提高显示装置对液晶的驱动能力。
[0006]为解决上述技术问题，本发明采用如下技术方案:
[0007]一种阵列基板，包括衬底基板，还包括:
[0008]位于所述衬底基板上方的第一公共电极、第二公共电极和像素电极，所述像素电极与所述第一公共电极、所述第二公共电极绝缘，所述第一公共电极和所述第二公共电极的电位相等。
[0009]所述像素电极位于所述第一公共电极和所述第二公共电极之间，所述第一公共电极和所述像素电极之间形成有第一绝缘层，所述像素电极和所述第二公共电极之间形成有
第二绝缘层。
[0010]所述第一绝缘层和所述第二绝缘层上形成有过孔，所述第一过孔位于所述阵列基板的数据线的上方，所述第二公共电极通过所述过孔与所述第一公共电极电连接。
[0011]所述第一公共电极为狭缝电极或平板电极，所述第二公共电极为狭缝电扱。
[0012]所述阵列基板自下而上位于所述衬底基板和所述第一公共电极之间的栅极绝缘
层、数据线、第三绝缘层。
[0013]在本实施例的技术方案中，提供了 一种阵列基板，其中，位于所述衬底基板上的像素电极、第一公共电极和第二公共电极，所述像素电极与所述第一公共电极、所述第二公共电极绝缘，所述第一公共电极和所述第二公共电极的电位相等，分别与像素电极存储电容，増大了阵列基板提供稳定有效的电场的能力，保证在缩小像素电极尺寸以提高分辨率的同时，减小了闪烁现象出现的可能性，提高了用户的使用体验。
[0014]本发明的第二方面提供了一种显示装置，包括上述的阵列基板。
[0015]本发明的第三方面提供了一种阵列基板的制备方法，包括:
[0016]在衬底基板上形成第一公共电极、第二公共电极和像素电极，其中，所述第一公共电极和所述第二公共电极与所述像素电极绝缘，所述第一公共电极和所述第二公共电极的电位相等。
[0017]所述在衬底基板上形成第一公共电极、第二公共电极和像素电极包括:
[0018]在所述衬底基板上形成包括所述第一公共电极的图形；
[0019]在所述第一公共电极的图形上形成包括第一绝缘层的图形；
[0020]在所述第一绝缘层的图形上形成包括所述像素电极的图形；
[0021]在所述像素电极的图形上形成包括所述第二绝缘层的图形；
[0022]在所述第二绝缘层的图形上形成包括所述第二公共电极的图形。
[0023]所述在所述像素电极的图形上形成包括所述第二绝缘层的图形包括:
[0024]在所述像素电极的图形上形成包括所述第二绝缘层的图形，所述第一绝缘层和所述第二绝缘层上形成有过孔，以使得所述第二公共电极通过所述过孔与所述第一公共电极电连接。
[0025]所述第一公共电极为狭缝电极或板状电极，所述第二公共电极为狭缝电极。
[0026]在所述在衬底基板上形成像素电极、以及与所述像素电极绝缘的第一公共电极和第二公共电极之前，还包括:
[0027]在所述衬底基板上形成包括栅极绝缘层的图形；
[0028]在所述栅极绝缘层的图形上形成包括数据线的图形；
[0029]在所述数据线的图形上形成第三绝缘层。
[0030]在所述数据线的图形上形成第三绝缘层包括:
[0031]在所述数据线的图形上形成树脂层；
[0032]在所述树脂层上形成第三绝缘层。
【专利附图】
【附图说明】
[0033]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的ー些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0034]图1为本发明实施例中的阵列基板的制备方法的流程图ー；
[0035]图2为本发明实施例中的阵列基板的结构示意图ー；
[0036]图3为本发明实施例中的阵列基板的结构示意图ニ ；
[0037]图4为本发明实施例中的阵列基板的结构示意图三；
[0038]图5为本发明实施例中的阵列基板的结构示意图四；
[0039]图6为本发明实施例中的图5的沿A-A的截面图一；[0040]图7为本发明实施例中的阵列基板的制备方法的流程图ニ ；
[0041]图8为本发明实施例中的图5的沿A-A的截面图ニ ；
[0042]图9为本发明实施例中的其他实施方式的截面图一；
[0043]图10为本发明实施例中的其他实施方式的截面图ニ ；
[0044]图11为本发明实施例中的其他实施方式的截面图三；
[0045]图12为本发明实施例中的其他实施方式的截面图四。
[0046]附图标记说明:
[0047]1 ー衬底基板；2—像素电极； 3—第一公共电极；
[0048]4 一第二公共电极；5—第一绝缘层；6—第二绝缘层；
[0049]7—栅极绝缘层； 8—数据线；9一第三绝缘层；
[0050]10一树脂层；11 一栅线；12—栅极；
[0051]13一源极；14一漏极；15—有源层；
[0052]16—第一过孔； 17—第二过孔。
【具体实施方式】
[0053]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0054]实施例一
[0055]本发明实施例提供一种阵列基板，阵列基板上设置有纵横交错的栅线和数据线(未示出)，相邻的栅线、相邻的数据线划分出各个阵列式排布的像素単元，一个像素単元包括薄膜晶体管和像素电极。具体的，以ー个像素单元为例:
[0056]如图6所示，阵列基板包括衬底基板1，还包括:
[0057]位于所述衬底基板上方的第一公共电极3、第二公共电极4和像素电极2，所述像素电极2与所述第一公共电极3、所述第二公共电极4绝缘，所述第一公共电极3和所述第ニ公共电极4的电位相等。
[0058]现有技术中的阵列基板，通常一个像素单元仅具有ー个公共电极(即本发明中的第一公共电极3)和像素电极2，当阵列基板工作时，该公共电极和像素电极2及之间的绝缘层等结构相当于形成了电容，可称之为存储电容，在一幅显示画面的显示时间内，为显示装置的液晶分子提供稳定的、适合的电场，以保证用户可以看到清晰的显示画面。
[0059]但是，现在用户对显示装置的分辨率的要求越来越高，分辨率升高使得像素単元
的尺寸降低，进而减小了像素电极的尺寸，由电容公式C=ξS/4πkd(其中，ε为绝缘层的介电
常数；s为像素电极和公共电极的相对面积，此处为像素电极的尺寸；k为常数；d为像素电极和公共电极之间的距离，此处为像素电极2和公共电极之间的距离)可知，在像素电极2的尺寸减小而其他数值不变的情况下，显示装置中的像素电极2和公共电极组成的存储电容的电容量下降，降低了显示装置的阵列基板在一幅显示画面的显示时间内向液晶分子提供稳定不变的电场的能力，使得显示装置的显示效果出现闪烁，降低用户的使用体验度。[0060]相比于现有技术中的阵列基板，本发明实施例中提供的阵列基板具有第一公共电极3和第二公共电极4，第一公共电极3和第二公共电极4的电位相等。类似的，例如以ー个像素单元为例，第一公共电极3和该像素単元的像素电极2形成存储电容，第二公共电极4和该像素电极2也形成存储电容，増大了该像素电极2所对应的存储电容的电容量，保证在阵列基板可以给液晶分子提供稳定有效的电场，保证了显示装置的显示效果。
[0061]同时，由于阵列基板具有第一公共电极3和第二公共电极4，减小像素电极2的尺寸以提高分辨率之后，第一公共电极3和第二公共电极4的共同作用仍可以保证该阵列基板具有足够大的存储电容，防止闪烁等不良显示效果的出现，保证了用户的使用体验。
[0062]在本实施例的技术方案中，提供了 一种阵列基板，其中，位于所述衬底基板上的像素电极、第一公共电极和第二公共电极，所述像素电极与所述第一公共电极、所述第二公共电极绝缘，所述第一公共电极和所述第二公共电极的电位相等，分别与像素电极存储电容，増大了阵列基板提供稳定有效的电场的能力，保证在缩小像素电极以提高分辨率的同吋，减小了闪烁现象出现的可能性，提高了用户的使用体验。
[0063]具体的，像素电极2、第一公共电极3和第二公共电极4之间的层关系可以根据实际情况设置。例如结构一，首先形成像素电极2，之后再分别形成第一公共电极3和第二公共电极4，即如图9所示，像素电极2位于三层电极的底层，之上依次为第一公共电极3和第二公共电极4 ;或例如结构ニ，像素电极2为狭缝电极，第二公共电极4也为狭缝电极，第ニ公共电极4和像素电极2间隔设置在同一层结构中，第一公共电极3位于同层设置的第ニ公共电极4和像素电极2的下方，如图10所示。类似的，阵列基板也可为第二公共电极4位于同层设置的第一公共电极3和像素电极2的上方这样的结构。
[0064]像素电极2、第一公共电极3和第二公共电极4之间的层关系也可如图6所示的结构三，首先形成第一公共电极3，之后再分别形成像素电极2和第二公共电极4。
[0065]在本发明实施例中，优选存储电容较大且分子驱动能力较好的结构三，即如图6所示，所述像素电极2位于所述第一公共电极3和所述第二公共电极4之间，所述第一公共电极3和所述像素电极2之间形成有第一绝缘层5，所述像素电极2和所述第二公共电极4之间形成有第二绝缘层6。
[0066]上述三种结构，都为现有结构的阵列基板的基础上，増加了能与像素电极2共同配合形成存储电容的第二公共电极4，以此来增大阵列基板的存储电容。上述三种结构的两个像素电极之间的狭缝处都设置有公共电极，两个公共电极与像素电极在像素单元的边缘也能相配合起到驱动作用，提高像素単元的边缘的液晶分子响应，提高显示装置的视角范围，提闻显不效果。
[0067]此外，如图6所示，阵列基板上还包括自下而上位于所述衬底基板1和所述第一公共电极3之间的栅极绝缘层7、数据线8、第三绝缘层9等图形结构，在图6中，第一公共电极4位于第三绝缘层9之上。当然，阵列基板上还包括连接像素电极的薄膜晶体管(未示出)，具体的，薄膜晶体管的源极(或漏扱)连接像素単元的像素电极。本实施例的薄膜晶体管是底栅型结构，还可以是顶栅型，在此不做限定。
[0068]为了使得所述第一公共电极3和所述第二公共电极4的电位相等，第一公共电极3和第二公共电极4可以连接到同一个电位输入端，也可通过其他方式保证第一公共电极3和第二公共电极4的电位相等，例如，如图6所示，所述第一绝缘层5和所述第二绝缘层6形成有第一过孔16，所述第一过孔16位于所述阵列基板的数据线8的上方，以保证阵列基板的开ロ率不受第一过孔的影响，所述第二公共电极4通过所述第一过孔16与所述第一公共电极3电连接。
[0069]同时，如图6所示，第二公共电极4覆盖第一过孔16的内侧壁，靠近且与像素电极2绝缘，使得在像素电极2边缘处也具有与第二公共电极4的电场，则此处的液晶也能够进行偏转，提高了显示装置的显示效果。
[0070]进ー步的，为了保证所述第二公共电极4通过所述第一过孔16与所述第一公共电极3电连接，而不至干与像素电极2短路，因此，所述第二绝缘层6和所述第一绝缘层5在所述第一过孔16的周围相互接触，保证像素电极2与第二公共电极4之间绝缘。
[0071]进ー步的，图10所示的阵列基板中，可在第一绝缘层5上设置类似图6所示的第ー过孔16的过孔，使得第二公共电极4可通过过孔连接到第一公共电极3，从而实现第一公共电极3和第二公共电极4的电位相等。
[0072]一般的，第一公共电极3为平板电极或狭缝电极，在本发明实施例中，为了提高第ニ公共电极4与像素电极2之间的配合效果，该第二公共电极4优选为狭缝电极。
[0073]另外，该第一公共电极3也可与第二公共电极4 一祥，为狭缝电极，此时，第一公共电极3和第二公共电极4在像素电极2的表面上的正投影可以相互间隔，这样的结构可以减小第一公共电极3和第二公共电极4之间的寄生电容，并且，更利于与像素电极2产生边缘的多维电场，提高对液晶分子的驱动能力。如图11所示；类似的，第一公共电极3和第二公共电极4在像素电极2的表面上的正投影也可以相互重叠，如图12所示。
[0074]如图11和12所示，这可以简称为H-ADS，即通过同一平面内像素电极或公共电极边缘所产生的平行电场以及像素电极与公共电极间产生的纵向电场形成多维电场，其中像素电极和公共电极为狭缝状电极，使液晶盒内像素电极或公共电极之间、像素电极或公共电极正上方所有取向液晶分子都能够产生旋转转换，从而提高了液晶工作效率并极大增加了透光效率。
[0075]进ー步的，如图8所示，该阵列基板还包括位于所述第一公共电极3和所述衬底基板1之间的树脂层10。由于阵列基板上的树脂层10和衬底基板1之间还具有数据线8、栅极绝缘层7、第三绝缘层9、薄膜晶体管(未示出)等结构，树脂层10可以充分覆盖这些结构并为第一公共电极3提供平坦的形成表面，降低了第一公共电极3以及后续的结构的制作难度。
[0076]本发明实施例还提供了一种显示装置，其中，所述显示装置可以为:液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0077]实施例ニ
[0078]本发明实施例提供一种如图6所示的阵列基板的制备方法，该制备方法包括:
[0079]在衬底基板上形成第一公共电极、第二公共电极和像素电极，其中，所述第一公共电极和所述第二公共电极与所述像素电极绝缘，所述第一公共电极和所述第二公共电极的电位相等。
[0080]阵列基板上设置有纵横交错的栅线6和数据线8，相邻的栅线6、相邻的数据线8划分出各个阵列式排布的像素単元。一个像素単元包括像素电极2，各个像素电极2之间绝缘；同时，像素单元包括薄膜晶体管(未示出)，薄膜晶体管与像素电极2连接，具体的，薄膜晶体管的源极(或漏极)与像素电极2连接。
[0081]相比于现有技术中的阵列基板，本发明实施例中提供的阵列基板具有第一公共电极3和第二公共电极4，第一公共电极3和第二公共电极4的电位相等。类似的，第一公共电极3和其中一个像素电极2形成存储电容，第二公共电极4和该像素电极2也形成存储电容，增大了该像素电极2所对应的存储电容的电容量，保证在阵列基板可以给液晶分子提供稳定有效的电场，保证了显示装置的显示效果。
[0082]同时，由于阵列基板具有第一公共电极3和第二公共电极4，减小像素电极2的尺寸以提高分辨率之后，第一公共电极3和第二公共电极4的共同作用仍可以保证该阵列基板具有足够大的存储电容，防止闪烁等不良显示效果的出现，保证了用户的使用体验。
[0083]具体的，像素电极2、第一公共电极3和第二公共电极4之间的层关系可以根据实际情况设置。例如结构一，首先形成像素电极2，之后再分别形成第一公共电极3和第二公共电极4，即如图9所示，像素电极2位于三层电极的底层，之上依次为第一公共电极3和第二公共电极4 ;或例如结构二，像素电极2为狭缝电极，第二公共电极4也为狭缝电极，第二公共电极4和像素电极2间隔设置在同一层结构中，第一公共电极3位于同层设置的第二公共电极4和像素电极2的下方，如图10所示。类似的，阵列基板也可为第二公共电极4位于同层设置的第一公共电极3和像素电极2的上方这样的结构。
[0084]像素电极2、第一公共电极3和第二公共电极4之间的层关系也可如如图6所示的结构三，首先形成第一公共电极3，之后再分别形成像素电极2和第二公共电极4。
[0085]在本发明实施例中，优选存储电容较大且分子驱动能力较好的结构三，即如图6所示，所述像素电极2位于所述第一公共电极3和所述第二公共电极4之间，所述第一公共电极3和所述像素电极2之间形成有第一绝缘层5，所述像素电极2和所述第二公共电极4之间形成有第二绝缘层6。
[0086]上述三种结构，都为现有结构的阵列基板的基础上，增加了能与像素电极2共同配合形成存储电容的第二公共电极4，以此来增大阵列基板的存储电容。上述三种结构的两个像素电极之间的狭缝处都设置有公共电极，两个公共电极与像素电极在像素单元的边缘也能相配合起到驱动作用，提高像素单元的边缘的液晶分子响应，提高显示装置的视角范围，提闻显不效果。
[0087]此外，如图6所示，阵列基板上还包括自下而上位于所述衬底基板I和所述第一公共电极3之间的栅极绝缘层7、数据线8、第三绝缘层9等图形结构，在图6中，第一公共电极4位于第三绝缘层9之上。当然，阵列基板上还包括连接像素单元的像素电极的薄膜晶体管(未示出)，具体的，薄膜晶体管的源极(或漏极)连接像素单元的像素电极。
[0088]为了制得上述的阵列基板的结构，可采用如图1所示的方法来制备，具体如下:
[0089]步骤S11、在所述衬底基板上形成包括栅极绝缘层的图形。
[0090]步骤S12、在所述栅极绝缘层的图形上形成包括数据线的图形。
[0091]步骤S13、在所述数据线的图形上形成第三绝缘层。
[0092]与现有技术中类似的，首先需要在阵列基板上依次形成包括栅极绝缘层7的图形、包括数据线8的图形和包括第三绝缘层9的图形等结构。当然，还可以在步骤Sll之前形成包括栅线的图形。[0093]经过步骤S13之后，阵列基板上形成了多个由横纵交错的栅线11和数据线8所构成的多个像素单元；每个像素单元中有一个薄膜晶体管，薄膜晶体管包括与栅线11 一体成型的栅极12、与数据线8 一体成型的同层设置的源极13和漏极14、位于源极13和漏极14下方，且连接源极13和漏极14的有源层15，如图2所示。当然，本实施例的薄膜晶体管是底栅型结构，还可以是顶栅型，在此不做限定。
[0094]步骤S14、在所述衬底基板上形成包括所述第一公共电极的图形。
[0095]例如可以采用磁控溅射或热蒸发等方式，在包括栅线11、栅极绝缘层7、数据线8和薄膜晶体管、第三绝缘层9等结构上形成第一透明导电薄膜，该第一透明导电薄膜可采用氧化铟锡或氧化铟锌等材质，通过构图工艺形成包括第一公共电极3的图形，如图3所
/Jn ο
[0096]步骤S15、在所述第一公共电极的图形上形成包括第一绝缘层的图形；
[0097]可以采用等离子体增强化学气相沉积法(Plasma Enhanced Chemical VaporDeposition,简称PECVD)沉积形成一层第一绝缘薄膜，并通过构图工艺刻蚀TFT的漏极区域上的第一绝缘薄膜以形成图6所示的第一绝缘层5的图形。
[0098]需要说明的是，在刻蚀形成TFT的漏极区域上的第一绝缘层5的同时，还需刻蚀漏极区域上的第一公共电极3、第三绝缘层9等结构，形成第二过孔17，该第二过孔17把漏极14的部分暴露在外，如图3所示。
[0099]第一绝缘薄膜可采用氧化硅、氮化硅、氧化铪、树脂等绝缘材料，在本发明实施例中，由于需要对第一绝缘薄膜进行刻蚀以形成第二过孔17等结构，优选光刻胶来形成第一绝缘薄膜，利用光刻胶的感光性质，制备第二过孔17等结构时可以省略光刻胶的使用。
[0100]步骤S16、在所述第一绝缘层的图形上形成包括所述像素电极的图形；
[0101]例如可以采用磁控溅射或热蒸发等方式，在所述第一绝缘层5的图形上形成第二透明导电薄膜，通过构图工艺形成包括像素电极2的图形。
[0102]其中，在形成第二透明导电薄膜的同时，第二透明导电薄膜可以通过预留的第二过孔17与漏极14电连接。则通过构图工艺刻蚀第二透明导电薄膜后形成的像素电极2可以通过第二过孔17与漏极14电连接，如图4所示。
[0103]步骤S17、在所述像素电极的图形上形成包括所述第二绝缘层的图形；
[0104]例如可以采用PECVD的方法沉积形成一层第二绝缘薄膜，通过构图工艺刻蚀所述第二绝缘薄膜，形成包括图6所示的所述第二绝缘层6的图形。
[0105]第二绝缘层6、第三绝缘层9与第一绝缘层5的材质可以相同或不同，与第一绝缘薄膜类似的，第二绝缘薄膜、第三绝缘层9可采用氧化硅、氮化硅、氧化铪、树脂等绝缘材料。
[0106]步骤S18、在所述第二绝缘层的图形上形成包括所述第二公共电极的图形。
[0107]与步骤S14类似的，例如可以采用磁控溅射或热蒸发等方式，在所述衬底基板上形成第一透明导电薄膜，该第一透明导电薄膜可采用氧化铟锡或氧化铟锌等材质，通过构图工艺形成包括第二公共电极4的图形。
[0108]由于该阵列基板上的第一公共电极3和第二公共电极4的电位相等,可将第一公共电极3和第二公共电极4连接到同一个电位输入端，也可通过其他方式使得第一公共电极3和第二公共电极4的电位相等，示例性的，如图5或图6所示，可以在所述第一绝缘层5和所述第二绝缘层6上形成有第一过孔16，所述第一过孔16位于所述阵列基板的数据线的上方，以保证阵列基板的开口率不受第一过孔16的影响，所述第二公共电极4通过所述第一过孔16与所述第一公共电极3电连接。
[0109]若需形成使得第一公共电极3和第二公共电极4电连接的第一过孔16，可以在步骤S17时，在所述第一绝缘层5和所述第二绝缘层6上形成有第一过孔16，以使得经过步骤S15之后，所述第二公共电极4通过所述第一过孔16与所述第一公共电极3电连接。
[0110]进一步的，为了保证所述第二公共电极4通过所述第一过孔16与所述第一公共电极3电连接，而不至于与像素电极2短路，因此，所述第二绝缘层6和所述第一绝缘层5在所述第一过孔16的周围相互接触，保证像素电极2与第二公共电极4之间绝缘。
[0111]一般的，第一公共电极3为平板电极，在本发明实施例中，为了提高第二公共电极4与像素电极2之间的配合效果，该第二公共电极4优选为狭缝电极。
[0112]最终制得如图5和图6所示的阵列基板，其中，图6为图5的沿A-A的截面示意图。
[0113]另外，该第一公共电极3也可与第二公共电极4 一样,为狭缝电极，此时，第一公共电极3和第二公共电极4在像素电极2的表面上的正投影可以相互间隔，这样的结构可以减小第一公共电极3和第二公共电极4之间的寄生电容，并且，更利于与像素电极2产生边缘的多维电场，提高对液晶分子的驱动能力。类似的，如图11所示；第一公共电极3和第二公共电极4在像素电极2的表面上的正投影可以相互间隔，如图12所示。
[0114]进一步的,如图7所示,步骤S13具体包括:
[0115]步骤S131、在所述数据线的图形上形成树脂层。
[0116]步骤S132、在所述树脂层上形成第三绝缘层。
[0117]如8-12中的任一幅图所示，由于阵列基板上的树脂层10和衬底基板I之间还具有数据线8、栅线11、TFT等结构，树脂层10可以充分覆盖这些结构并为第一公共电极3提供平坦的制作表面，降低了第一公共电极3以及后续的结构的制作难度。
[0118]需要说明的是，也可以先制作第三绝缘层9后制作树脂层10，本发明实施例对此不进行限制。
[0119]在显示【技术领域】中，构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
[0120]以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本【技术领域】的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【权利要求】
1.一种阵列基板，包括衬底基板，其特征在于，还包括: 位于所述衬底基板上方的第一公共电极、第二公共电极和像素电极，所述像素电极与所述第一公共电极、所述第二公共电极绝缘，所述第一公共电极和所述第二公共电极的电位相等。
2.根据权利要求1所述的阵列基板，其特征在干， 所述像素电极位于所述第一公共电极和所述第二公共电极之间，所述第一公共电极和所述像素电极之间形成有第一绝缘层，所述像素电极和所述第二公共电极之间形成有第二绝缘层。
3.根据权利要求2所述的阵列基板，其特征在干， 所述第一绝缘层和所述第二绝缘层形成有第一过孔，所述第一过孔位于所述阵列基板的数据线的上方，所述第二公共电极通过所述第一过孔与所述第一公共电极电连接。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一公共电极为狭缝电极或平板电极，所述第二公共电极为狭缝电扱。
5.根据权利要求1-4任一项所述的阵列基板，其特征在于，还包括自下而上位于所述衬底基板和所述第一公共电极之间的栅极绝缘层、数据线、第三绝缘层。
6.根据权利要求5所述的阵列基板，其特征在干， 还包括位于所述数据线和所述第三绝缘层之间的树脂层。
7.—种显示装置，其特征在于，包括如权利要求1-6任一项所述的阵列基板。
8.—种阵列基板的制备方法，其特征在于，包括: 在衬底基板上形成第一公共电极、第二公共电极和像素电极，其中，所述第一公共电极和所述第二公共电极与所述像素电极绝缘，所述第一公共电极和所述第二公共电极的电位相等。
9.根据权利要求8所述的阵列基板的制备方法，其特征在于，所述在衬底基板上形成第一公共电极、第二公共电极和像素电极包括: 在所述衬底基板上形成包括所述第一公共电极的图形； 在所述第一公共电极的图形上形成包括第一绝缘层的图形； 在所述第一绝缘层的图形上形成包括所述像素电极的图形； 在所述像素电极的图形上形成包括所述第二绝缘层的图形； 在所述第二绝缘层的图形上形成包括所述第二公共电极的图形。
10.根据权利要求9所述的阵列基板的制备方法，其特征在于，所述在所述像素电极的图形上形成包括所述第二绝缘层的图形包括: 在所述像素电极的图形上形成包括所述第二绝缘层的图形，所述第一绝缘层和所述第ニ绝缘层上形成有过孔，以使得所述第二公共电极通过所述过孔与所述第一公共电极电连接。
11.根据权利要求10所述的阵列基板的制备方法，其特征在于，所述第一公共电极为狭缝电极或板状电极，所述第二公共电极为狭缝电极。
12.根据权利要求8-11任一项所述的阵列基板的制备方法，其特征在于，在所述在衬底基板上形成像素电极、以及与所述像素电极绝缘的第一公共电极和第二公共电极之前，还包括:在所述衬底基板上形成包括栅极绝缘层的图形； 在所述栅极绝缘层的图形上形成包括数据线的图形； 在所述数据线的图形上形成第三绝缘层。
13.根据权利要求12所述的阵列基板的制备方法，其特征在于，在所述数据线的图形上形成第三绝缘层包括: 在所述数据线的图形上形成树脂层； 在所述树脂层上 形成第三绝缘层。
【文档编号】G02F1/1343GK103454817SQ201310376220
【公开日】2013年12月18日 申请日期:2013年8月26日 优先权日:2013年8月26日
【发明者】严允晟 申请人:京东方科技集团股份有限公司